[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种实施高k-金属栅工艺时避免牺牲栅极材料层出现粒子缺陷的方法。

背景技术

在下一代集成电路的制造工艺中，对于互补金属氧化物半导体（CMOS）的栅极的制作，通常采用高k-金属栅工艺。对于具有较高工艺节点的晶体管结构而言，所述高k-金属栅工艺通常为后栅极(gate-last)工艺，其典型的实施过程包括：首先，在半导体衬底上形成伪栅极结构，所述伪栅极结构由自下而上的界面层、高k介电层、覆盖层（capping layer）和牺牲栅极材料层构成；然后，在所述伪栅极结构的两侧形成栅极间隙壁结构，之后去除所述虚拟栅极结构的牺牲栅极材料层，在所述栅极间隙壁结构之间留下一沟槽；接着，在所述沟槽内依次沉积功函数金属层（workfunction metal layer）、阻挡层（barrier layer）和浸润层（wetting layer）；最后进行金属栅（通常为铝）的填充。

在形成所述牺牲栅极材料层时，由于所述高k介电层不耐高温，因此在较低的温度下形成无定形硅层以作为所述牺牲栅极材料层。所述无定形硅层的形成是在炉管中进行的，因此，在衬底的背面也形成所述无定形硅层。通常采用湿法清洗工艺去除位于所述衬底背面的无定形硅层，所述湿法清洗的清洗液为氢氟酸和硝酸的混合物，在所述湿法清洗结束之后，所述衬底正面的无定形硅层会出现如图1中所示的粒子缺陷100，其将影响实施后续工艺的质量。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上依次形成界面层、高k介电层、覆盖层和牺牲栅极材料层；执行第一湿法清洗，以去除所述半导体衬底的背面上形成的牺牲栅极材料层；对所述半导体衬底依次进行表面氧化处理和第二湿法清洗，以去除所述第一湿法清洗在位于所述半导体衬底正面的牺牲栅极材料层的表面造成的粒子缺陷。

进一步，所述界面层的材料包括硅氧化物。

进一步，所述高k介电层的材料包括氧化铪。

进一步，所述覆盖层的材料包括氮化钛和氮化钽。

进一步，所述牺牲栅极材料层的材料为无定形硅。

进一步，在炉管中实施化学气相沉积工艺形成所述无定形硅。

进一步，所述第一湿法清洗的清洗液为氢氟酸和硝酸的混合物。

进一步，所述表面氧化处理的时间为10-600s，压力为5-780Torr。

进一步，所述表面氧化处理的氧化剂为臭氧或者氧气。

进一步，所述第二湿法清洗的清洗液为稀释的氢氟酸或者氨水、双氧水和水的混合液。

进一步，所述稀释的氢氟酸的浓度为100:1-10000:1。

进一步，所述第二湿法清洗的时间为10-120s，温度为0-80℃。

进一步，在所述第二湿法清洗之后，还包括依次蚀刻所述牺牲栅极材料层、覆盖层、高k介电层和界面层的步骤，以在所述半导体衬底上形成伪栅极结构。

根据本发明，形成的所述牺牲栅极材料层的粒子缺陷会显著减少，从而不会影响实施后续工艺的质量。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1为实施现有的高k-金属栅工艺时形成的牺牲栅极材料层出现粒子缺陷的示意图；

图2为本发明提出的实施高k-金属栅工艺时避免牺牲栅极材料层出现粒子缺陷的方法的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的实施高k-金属栅工艺时避免牺牲栅极材料层出现粒子缺陷的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。