[发明专利]封装基板的制造方法及其半导体封装结构在审

专利信息
申请号: 201210382178.8 申请日: 2012-10-10
公开(公告)号: CN102931095A 公开(公告)日: 2013-02-13
发明(设计)人: 李明锦 申请(专利权)人: 日月光半导体制造股份有限公司
主分类号: H01L21/48 分类号: H01L21/48;H01L23/13;H01L23/488;H01L23/31
代理公司: 上海翼胜专利商标事务所(普通合伙) 31218 代理人: 翟羽
地址: 中国台湾高*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 封装 制造 方法 及其 半导体 结构
【说明书】:

技术领域

发明涉及一种封装基板的制造方法及其半导体封装结构,特别是涉及一种可埋设芯片的封装基板的制造方法及其半导体封装结构。

背景技术

在半导体生产过程中,集成电路封装(IC package)是制作工艺的重要步骤之一,用以保护IC芯片与提供外部电性连接,以防止在输送及取置过程中外力或环境因素的破坏。此外,集成电路组件亦需与电阻、电容等被动组件组合成为一个系统,才能发挥既定的功能,而电子封装(Electronic Packaging)即是用于建立集成电路组件的保护与组织架构。一般而言,在集成电路芯片制作工艺之后始进行电子封装,包括IC芯片的黏结固定、电路联机、结构密封、与电路板之接合、系统组合、直至产品完成之间的所有制作工艺。

目前,在半导体封装结构中,为了满足市面上的电子产品轻量化与微型化的需求,芯片有时需埋入基板中。在一芯片预埋入(Chip-first Embedded)封装技术,芯片是预先接合于核芯板上的线路层,再包覆绝缘层及外侧线路层于核芯板上,以形成埋设有芯片的封装基板。

然而,由于芯片是预先接合于核芯板上的线路层,再以增层(Build Up)技术来形成外侧线路层,若芯片与线路层之间的接合发生误差或接合不良,则无法对此埋设有芯片的封装基板进行重工(Rework),而必须将此封装基板连同芯片一起报废,因此会降低产品良率及提高不良品报废成本。

故,有必要提供一种封装基板及其制造方法,以解决现有技术所存在的问题。

发明内容

本发明的一目的在于提供一种封装基板的制造方法。在此封装基板的制造方法中,首先,提供一核芯板,接着,形成一剥离层于所述核芯板上,接着,形成一绝缘层于所述核芯板上,并覆盖所述剥离层,接着,形成第一线路层于所述绝缘层上,所述第一线路层包含中心区及外围区,其中线路置于所述第一线路层的外围区,接着,移除部分所述绝缘层,以暴露部分所述剥离层的表面,接着,剥离所述剥离层,且同时剥离所述剥离层上的部分所述绝缘层及所述第一线路层的中心区,以形成一剥离凹部。

本发明的另一目的在于提供一种半导体封装结构。此半导体封装结构包括封装基板、第一芯片、第二芯片、以及芯片或另一封装基板。封装基板包括核芯板、二个内侧线路层、二个第一绝缘层、二个第一线路层、二个第二绝缘层、二个第二线路层、第一剥离凹部及第二剥离凹部。内侧线路层是分别形成于所述核芯板的相对两侧,第一绝缘层是分别位于所述核芯板的相对两侧,且形成于内侧线路层上。第一线路层是分别位于所述核芯板的相对两侧,且形成于第一绝缘层上。第二绝缘层是分别位于所述核芯板的相对两侧,且形成于所述第一线路层上。第二线路层是分别位于所述核芯板的相对两侧,且形成于第二绝缘层上。第一剥离凹部形成于所述核芯板的一侧,并暴露所述内侧线路层的表面。第二剥离凹部形成于所述核芯板的另一侧,并暴露所述第一线路层的表面,其中所述第一剥离凹部的深度大于所述第二剥离凹部的深度。第一芯片埋设于所述第一剥离凹部中,第二芯片,埋设于所述第二剥离凹部中芯片或另一封装基板,设置于所述封装基板上,并覆盖所述第二剥离凹部。

本发明的又一目的在于提供一种半导体封装结构。此半导体封装结构包括封装基板、第一芯片以及第二芯片。封装基板包括核芯板、二个内侧线路层、二个第一绝缘层、二个第一线路层及剥离凹部。二个内侧线路层分别形成于所述核芯板的相对两侧,二个第一绝缘层分别位于所述核芯板的相对两侧,且形成于所述内侧线路层上,二个第一线路层分别位于所述核芯板的相对两侧,且形成于所述第一绝缘层上,剥离凹部形成于所述核芯板的一侧,并暴露所述内侧线路层的表面,一第一芯片埋设于所述剥离凹部中,第二芯片设于所述第一线路层上,其中所述第二芯片覆盖于所述剥离凹部上,并连接于所述第一芯片。

本发明的封装基板的制造方法及其半导体封装结构可通过剥离层来快速且简易地形成一或多个剥离凹部于封装基板中,使得一或多个芯片可埋设于封装基板中。由于芯片是在封装基板的线路完成之后再进行埋设,因此可视为一种芯片后埋入(Chip-lastEmbedded)封装技术,本发明的芯片可在封装基板的线路测试无误后再进行埋设,故可以确保产品良率、降低不良品报废成本,并可实现高密度布线封装。

为让本发明的上述内容能更明显易懂,下文特举优选实施例,并配合所附图式,作详细说明如下:

附图说明

图1A至图1I显示依照本发明的一实施例的封装基板的制造流程图;

图2A及图2B显示依照本发明的一实施例的封装基板及埋入芯片的剖面图;

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于日月光半导体制造股份有限公司,未经日月光半导体制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201210382178.8/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top