[发明专利]半导体器件制造方法

说明书

技术领域

本发明涉及半导体器件制造方法领域，特别地，涉及一种SON(Silicon on nothing)晶体管的制造方法。

背景技术

随着半导体晶体管器件的特征尺寸进入100纳米以下，短沟道效应(Short Channel Effect)变得越来越严重，同时，漏电流导致的功耗达到难以忽略的程度。为此，研究人员开发出一种新型的晶体管结构，即SON(Silicon on nothing)晶体管。顾名思义，SON晶体管指的是晶体管源漏区域和/或沟道区域下方既没有半导体衬底(如单晶硅衬底)也没有绝缘衬底(如SOI)，通常仅为空洞。这种结构的晶体管，由于晶体管源漏区域和/或沟道区域的下方被掏空，因而并无泄漏电流的通道，有利于在深亚微米领域保持晶体管的较低功耗。

然而，SON晶体管的制造工序通常比较复杂，对现有的晶体管制造工艺需要做很大程度的改变，阻碍了该类型晶体管的实际应用。因此，需要开发出一种新的SON晶体管的制造方法，能够简单有效地形成晶体管源漏区域和/或沟道区域的下方空洞，从而更好地完成晶体管的制备。

发明内容

本发明提供一种SON晶体管的制造方法，用于在现有制造工艺基础上更为简便地形成SON晶体管。

根据本发明的一个方面，本发明提供一种半导体器件制造方法，其包括如下步骤：

提供半导体衬底，在该半导体衬底上形成STI结构，栅极线条，栅极侧墙和源漏区域，所述栅极线条包括栅极绝缘层，栅极，栅极硬掩膜，所述栅极线条的两端位于所述STI结构之上；

首次刻蚀部分厚度的所述STI结构，使所述STI结构的上表面低于所述源漏区域的底面；

全面地沉积侧壁保护材料，并通过各向异性刻蚀，去除半导体器件结构上表面上的所述侧壁保护材料，仅保留位于半导体器件结构侧面的所述侧壁保护材料，从而形成侧壁保护层；

再次刻蚀部分厚度的所述STI结构，暴露出所述源漏区域下方的所述半导体衬底的部分侧面；

以暴露出的所述源漏区域下方的所述半导体衬底的部分侧面为反应界面，对所述半导体衬底进行湿法腐蚀，使所述源漏区域下方的所述半导体衬底被部分或全部去除，形成空洞。

根据本发明的一方面，所述半导体衬底进行湿法腐蚀，还包括使所述源漏区域之间的沟道区下方的所述半导体衬底被部分或全部去除。

根据本发明的一方面，在形成所述空洞之后，进行所述STI结构的电介质回填，填补被刻蚀去除的所述STI结构中的电介质。

根据本发明的一方面，所述侧壁保护层的材料为氧化硅、氮化硅或高K绝缘材料，厚度为1-100nm；所述侧壁保护层的高K绝缘材料为氧化铪；所述侧壁保护层的厚度优选为10-30nm。

根据本发明的一方面，在首次刻蚀部分厚度的所述STI结构之前，形成保护介质层，所述保护介质层用以保护晶体管有源区，使晶体管有源区不会在两次刻蚀所述STI结构和湿法腐蚀所述半导体衬底时受到损伤。

本发明的优点在于：在形成半导体器件的栅极线条和源漏区域之后，通过两次刻蚀STI结构，暴露出源漏区域下方的半导体衬底的部分侧面，并以此侧面对衬底进行湿法腐蚀，形成SON晶体管。本发明形成SON晶体管的步骤简明，便于控制，在形成具有低泄漏电流的SON晶体管的同时，不会过多增加工艺成本和复杂性。

附图说明

图1-11本发明提供的半导体器件制造方法流程示意图。

具体实施方式

以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。

本发明提供一种半导体器件制造方法，特别地涉及一种SON(Silicon on nothing)晶体管的制造方法。下面，参见附图1-11，将详细描述本发明提供的半导体器件制造方法。