[发明专利]一种具有梁膜结合结构的高g值加速度计

说明书

技术领域

本发明属于微型机械电子系统加速度计量领域，特别涉及一种具有梁膜结合结构的高g值加速度计。

背景技术

侵彻武器在进攻地面、岩石、混凝土或是其他目标的时候，产生的加速度信号是硬目标侵彻引信安全系统解除保险装置并起爆控制系统的主要参考依据。在侵彻过程中产生的加速度可以达到重力加速度的几万倍到几十万倍，因此要求高g值加速度计能够准确地测量该加速度值，此外高g值加速度计还要有良好的过载能力。

高g值加速度计有多种信号转换方式，目前最常用的主要有三种：电容式、压电式和电阻式。电容式加速度计的信号处理电路比较复杂，回零慢，不适合连续测试。压电式加速度计基于压电效应，其敏感元件由压电材料制成，压电材料需要防潮措施，而且输出的直流响应差，需要采用高输入阻抗电路或电荷放大器来克服这一缺陷，信号处理电路复杂。压阻式加速度计基于压阻效应，此类型加速度计制作工艺和信号处理简单，信号强，测量线性好。目前，压阻式加速度计的硅微结构一般常采用悬臂梁式结构，悬臂梁式结构的灵敏度高，但横向灵敏度大，抗过载能力低。

国内对于高g值加速度计的研究与开发已取得了一定的成果，但其量程都在5万g以下，目前还未见到10万g以上的量程范围的高g值加速度计的实际应用报导。现有的高g值加速度计存在量程低、灵敏度低、过载能力差、功耗大等缺点。

发明内容

为了克服上述现有技术的缺点，本发明的目的在于提供了一种具有梁膜结合结构的高g值加速度计，该加速度计量程为1×10⁵g，具有量程高、灵敏度高、过载能力强、功耗小的优点。

为了达到上述目的，本发明采用的技术方案为：

一种具有梁膜结合结构的高g值加速度计，包括封装外壳1、电路板2及SOI压阻芯片3，SOI压阻芯片3配置在电路板2中部的槽内，SOI压阻芯片3与电路板2之间通过第二引线6连接，SOI压阻芯片3与电路板2用胶黏剂粘接在封装外壳1上的第一凹槽7底部，电路板2上的第一引线4通过封装外壳1上的引线孔5引出，封装的加速度计内部采用胶黏剂填充，封装顶盖9焊接在封装外壳1的第二凹槽8中。

封装外壳1的内部配置有第一凹槽7和第二凹槽8，第一凹槽7和第二凹槽8为同心圆孔，第一凹槽7的直径小于第二凹槽8的直径，形成阶梯孔，封装顶盖9的直径小于第二凹槽8的直径，而大于第一凹槽7的直径，沿着封装外壳1的长度方向，在第二凹槽8的两侧各配置一个通孔10，封装外壳1上的侧面配置有引线孔5，引线孔5和第一凹槽7连通。

电路板2上配置有第一焊盘11和第二焊盘12，第一焊盘11和第一引线4连接，第一焊盘11和第二焊盘12连接，第二焊盘12和第二引线6的一端连接，第二引线6的另一端和SOI压阻芯片3连接。

SOI压阻芯片3采用梁膜结构，由十字梁13、膜14和顶端的结构框架15固连，梁膜结构的最大应变值≤500με，四个相同的压敏电阻16、17、18、19分别制作在十字梁13的四个端部，并构成惠斯通电桥。

本具有梁膜结合结构的高g值加速度计采用全金属管壳封装。

由于本发明采用全金属管壳封装，以及SOI压阻芯片3采用梁膜结合的结构，解决了传感器在过载方面的问题，故该加速度计的量程为1×10⁵g，具有量程高、灵敏度高、过载能力强、功耗小的优点。

附图说明

图1为本发明的结构示意图。

图2为本发明电路板2的PCB版图。

图3为本发明SOI压阻芯片3的结构示意图。

图4为本发明SOI压阻芯片3的压敏电阻分布示意图。

图5为本发明SOI压阻芯片3的截面示意图。

图6为本发明的惠斯通电桥的原理图。

具体实施方式

下面结合附图对本发明作进一步描述。

参见图1，一种具有梁膜结合结构的高ｇ值加速度计，包括封装外壳1、电路板2及SOI压阻芯片3，SOI压阻芯片3配置在电路板2中部的槽内，SOI压阻芯片3与电路板2之间通过第二引线6连接，SOI压阻芯片3与电路板2用胶黏剂粘接在封装外壳1上的第一凹槽7底部，电路板2上的第一引线4通过封装外壳1上的引线孔5引出，封装的加速度计内部采用胶黏剂填充，封装顶盖9焊接在封装外壳1上的第二凹槽8内。