[发明专利]基于TSV的三维集成电路的片上网络的拓扑架构、路由方法

说明书

技术领域

本发明涉及一种三维集成电路的片上网络的拓扑架构及路由方法，特别是涉及一种基于TSV（Through Silicon Via，直通晶硅穿孔）的三维集成电路的片上网络的拓扑架构及路由方法。

背景技术

在摩尔定律驱动下，为了继续增强集成电路芯片的性能，设计师们开始将不同功能的模块集中在同一块芯片上，从而形成了片上系统（System on Chip，SoC）的结构，21世纪以来，集成电路制造工艺技术水平持续快速发展，使得集成电路中晶体管的特征尺寸进入了纳米级，单个芯片上集成的知识产权核（Intellectual Property，IP）数量也在快速增多，数量众多的IP核集成到单个芯片上能够使得其实现的功能更加强大，但是也给IP核之间的互联提出了更多的问题与挑战。IP核的增多使得传统SoC所采用的基于共享总线的通信方式趋于通信瓶颈，其扩展性差的特点已经满足不了未来的设计需求。片上网络（Network on Chip，NoC）能满足众多IP的通信互联，成为发展的方向。

同时，三维集成技术使得集成电路拥有更高的IP核密度、更高的带宽、更低的功耗以及更小的体积。但是高集成度带来的高功耗密度以及制造工艺的复杂化的结果就是系统的可靠性将会显著下降。因此，实有必要提出一种技术手段，以提高3D-IC的可靠性。

发明内容

为克服上述现有技术存在的不足，本发明之目的在于提供一种基于TSV的三维集成电路的片上网络的拓扑结构及路由方法，实现了一种符合当前TSV技术参数的NoC三维拓扑结构，并基于该架构，实现了基于确定性XY路由算法的拓展路由方法，提高了系统的可靠性。

为达上述及其它目的，本发明提供一种基于TSV的三维集成电路的片上网络的拓扑架构，该架构至少包括一TSV通信节点及多个普通路由节点，该TSV通信节点挂载TSV纵向通信系统，该普通路由节点挂载该片上网络系统所需的IP核资源，该多个普通路由节点包围该TSV通信节点。

进一步地，该普通路由节点与该TSV通信节点的比值不低于8：1。

进一步地，该架构为九宫格架构。

为达到上述及其他目的，本发明还提供一种基于TSV的三维集成电路的片上网络的拓扑架构的路由方法，包括如下步骤：

各路由判定是否需要进行层间路由通信；

若需要进行层间路由通信，则将数据包转发到最近的TSV通信节点上；以及

若目的节点和当前节点在同一层上，则按照最简单的维序XY路由进行层内路由转发。

进一步地，TSV通信节点的路由方法包括如下步骤：

判断是否是进行层间通信；

若是，则转入网络接口，否则进行层内通信路由。

进一步地，与该TSV通信节点直接相连的普通通信节点的路由方法包括如下步骤：

判断是否是进行层间通信；

若是，则转向预设节点方向，否则进行层内通信路由。

与该TSV通信节点斜向相连的普通通信节点的路由方法包括如下步骤：

判断是否是进行层间通信；

若是则判断是否进行容错路由，若否，则进行层内通信路由；

若进行容错路由，则转向相邻层间通信节点方向，否则，转向预设节点方向。

进一步地，该容错路由分为角节点、边节点和中间节点出错三种情况。

进一步地，该角节点的容错路径为其相邻节点到斜向节点的路径。

进一步地，该边节点的容错路径为其相邻节点经斜向节点到相邻节点的路径。

进一步地，该中间结点的容错路由采用禁止转向技术，令最右上角的节点转向功能丧失，该中间节点只能东西或南北向进行数据转发。

与现有技术相比，本发明一种基于TSV的三维集成电路的片上网络的拓扑结构及路由方法，通过设计九宫格的拓扑架构，并基于该架构，设计了基于确定性XY路由算法的拓展路由方法，实现了一种符合当前TSV技术参数的NoC三维拓扑结构模型，另外，由于NoC的集成度较高，路由器一旦出错将会导致整片芯片报废，本发明还对这种结构的重构容错路由算法进行了设计，通过对TSV通信节点和普通IP核节点的分别容错，能够完全地解决单个路由节点发生故障而导致无法工作的问题。

附图说明

图1为本发明中含有TSV纵向通信节点的结构示意图；

图2为本发明之基于TSV的三维集成电路的片上网络的拓扑架构示意图；

图3为本发明一种基于TSV的三维集成电路的片上网络的拓扑结构的路由方法的步骤流程图；