[发明专利]MOS晶体管及其形成方法

权利要求书

1.一种MOS晶体管的形成方法，其特征在于，包括：

提供半导体衬底，在所述半导体衬底内形成有源区和包围所述有源区的浅沟槽隔离结构；

在所述有源区表面形成栅极结构，在所述浅沟槽隔离结构表面形成伪栅结构；

在所述栅极结构两侧的有源区内形成源区和漏区；

在所述源区表面、漏区表面、伪栅结构的至少部分顶部表面形成互连层，其中，所述源区表面的互连层和与源区相邻的伪栅结构顶部表面的互连层相连接，形成第一互连层；所述漏区表面的互连层和与漏区相邻的伪栅结构顶部表面的互连层相连接，形成第二互连层。

2.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述互连层为金属层、掺杂有杂质离子的单晶硅层、掺杂有杂质离子的锗硅层或掺杂有杂质离子的碳化硅层。

3.如权利要求1所述的MOS晶体管的形成方法，其特征在于，还包括：在所述栅极结构侧壁形成第一侧墙，在所述伪栅结构侧壁形成第二侧墙。

4.如权利要求3所述的MOS晶体管的形成方法，其特征在于，在形成互连层前，去除所述伪栅结构两侧的第二侧墙。

5.如权利要求3所述的MOS晶体管的形成方法，其特征在于，在形成互连层前，去除所述伪栅结构靠近源区或漏区一侧的第二侧墙。

6.如权利要求4或5所述的MOS晶体管的形成方法，其特征在于，当所述互连层为掺杂有杂质离子的单晶硅层、掺杂有杂质离子的锗硅层或掺杂有杂质离子的碳化硅层时，利用外延工艺在所述源区表面、漏区表面、伪栅结构靠近源区或漏区一侧的侧壁表面和至少部分顶部表面形成互连层。

7.如权利要求4所述的MOS晶体管的形成方法，其特征在于，所述互连层为掺杂有杂质离子的单晶硅层、掺杂有杂质离子的锗硅层或掺杂有杂质离子的碳化硅层时，利用外延工艺在所述源区表面、漏区表面、伪栅结构的侧壁表面和顶部表面形成互连层。

8.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述伪栅结构完全位于浅沟槽隔离结构表面。

9.如权利要求8所述的MOS晶体管的形成方法，其特征在于，当所述伪栅结构靠近源区或漏区一侧的侧壁与对应的浅沟槽隔离结构边缘具有一定的间距时，所述外延工艺形成的互连层的厚度大于伪栅结构靠近源区或漏区一侧的侧壁与对应的浅沟槽隔离结构边缘两者之间的间距。

10.如权利要求8所述的MOS晶体管的形成方法，其特征在于，所述位于浅沟槽隔离结构表面的伪栅结构作为互连结构与其他MOS晶体管相连接。

11.如权利要求1所述的MOS晶体管的形成方法，其特征在于，在所述伪栅结构上形成导电插塞，使得源区和漏区通过互连层、导电插塞与外电路相连接。

12.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述伪栅结构部分位于浅沟槽隔离结构表面、部分位于对应的有源区表面。

13.如权利要求1所述的MOS晶体管的形成方法，其特征在于，所述栅极结构和伪栅结构在同一形成工艺中同步形成。

14.如权利要求3所述的MOS晶体管的形成方法，其特征在于，所述第一侧墙和第二侧墙在同一形成工艺中同步形成。

15.一种MOS晶体管，其特征在于，包括：半导体衬底，位于所述半导体衬底内的有源区，位于所述半导体衬底内的包围所述有源区的浅沟槽隔离结构；位于所述有源区表面的栅极结构，位于所述浅沟槽隔离结构表面的伪栅结构；位于所述栅极结构两侧的有源区内的源区和漏区；位于所述源区表面和与源区相邻的伪栅结构顶部表面的第一互连层，位于所述漏区表面和与漏区相邻的伪栅结构顶部表面的第二互连层。

16.如权利要求15所述的MOS晶体管，其特征在于，所述互连层为金属层、掺杂有杂质离子的单晶硅层、掺杂有杂质离子的锗硅层或掺杂有杂质离子的碳化硅层。

17.如权利要求15所述的MOS晶体管，其特征在于，还包括，位于所述伪栅结构远离源区或漏区一侧的第二侧墙，在所述源区表面、与源区相邻的伪栅结构的顶部表面和伪栅结构靠近源区的侧壁表面形成有第一互连层。