[发明专利]用于半导体器件的测试方法

说明书

本申请是于2011年10月4日提交的名称为《半导体器件与晶圆载体的分离》（“Separation of Semiconductor Devices from a Wafer Carrier”）的美国专利申请No.13/252,816的继续申请，其全部内容通过引用方式结合于此。

技术领域

本发明总体涉及半导体封装，并且更具体地涉及半导体器件的测试方法。

背景技术

半导体器件在许多电子应用和其他应用中使用。半导体器件可包括形成在半导体晶圆上的集成电路。作为替换，半导体器件可形成为单片器件，例如，分立器件。通过在半导体晶圆上沉积多种类型的材料薄膜、图案化材料薄膜、掺杂半导体晶圆的可选区域等，在半导体晶圆上形成半导体器件。

在传统的半导体制造工艺中，在单个晶圆中制造大量的半导体器件。在器件级工艺和互连级制造过程完成后，晶圆上的半导体器件分离。例如，晶圆可能经历分离。在该分离期间，机械地和/或化学地处理晶圆，并且半导体器件被物理分离以形成各个晶片（die，裸片）。分离可能损害晶片，导致不合格的或有缺陷的单元。然而，分离后识别损坏的晶片的成本较高，因而不具商业可行性。

发明内容

通过本发明的示意性实施例，大体解决或避免了此类或其他的问题，且大体获得了技术优点。

根据本发明的实施例，制造半导体器件的方法包括提供晶圆，晶圆具有顶面和相对的底面。顶面包括多个切割通道。该晶圆包括邻近顶面的多个晶片。多个晶片中的每个晶片通过多个切割通道的一个切割通道与多个晶片中的另一个晶片隔开。沟道从顶面形成在晶圆中。沟道沿多个切割通道定向。沟道形成后，对多个晶片进行测试，以识别第一类晶片，第一类晶片待与多个晶片中的其余晶片分离。测试多个晶片后，从背面对晶圆进行磨削加工。该磨削加工将该晶圆分成多个晶片。

根据本发明的另一个实施例，提供具有顶面和相对底面的晶圆。所述顶面包括多个切割通道。所述晶圆包括与所述顶面邻近的多个晶片。所述多个晶片的每个晶片通过所述多个切割通道中的一个切割通道与所述多个晶片中的另一个晶片隔开。所述方法进一步包括，使用光阻层涂覆所述晶圆的顶面，并且图案化所述光阻层，以露出所述顶面的一部分。接着，通过等离子切割工艺，使用图案化的光阻层来蚀刻所述晶圆中的沟道。所述沟道沿所述多个切割通道定向。在形成所述沟道之后，测试所述多个晶片，以识别缺陷晶片。在测试所述多个晶片之后，从背面磨削所述晶圆，以将所述晶圆分离成所述多个晶片。

根据本发明的另一个实施例，制造半导体器件的方法包括：提供具有顶面和相对底面的晶圆。所述顶面包括多个切割通道。所述晶圆包括与所述顶面邻近的多个晶片。所述多个晶片中的每个晶片通过所述多个切割通道中的一个切割通道与所述多个晶片中的另一个晶片隔开。所述方法进一步包括，从所述顶面在所述晶圆中形成沟道。所述沟道沿所述多个切割通道定向。利用牺牲材料填充所述沟道。在形成沟道之后，测试所述多个晶片，以识别将与所述多个晶片中的其余晶片分离第一类晶片。在测试所述多个晶片之后，从背面磨削所述晶圆，以露出所述多个晶片的底面。在所述多个晶片的底面上形成背侧触点。通过去除所述牺牲材料来分离所述多个晶片。

以上广泛意义上概述了本发明实施例的特征，以使以下本发明的详细说明更容易理解。下面将说明本发明实施例的附加特征和优点，其形成本发明的权利要求的主题。本领域技术人员应当理解，公开的概念和具体实施例可容易地用作修改或设计用于执行本发明相同目的的其他结构或工艺的基础。本领域的技术人员应当理解，此类等价结构不背离所附权利要求限定的本发明的精神和范围。

附图说明

为对本发明及其优点有一个更全面的理解，将参考以下结合附图的说明，附图中：

图1-10示出根据本发明实施例的在加工的各个阶段期间使用切割-测试-磨削（DTG）工艺制造半导体器件的方法。

图11和图12示出在DTG工艺流程中使用等离子切割工艺形成半导体器件的替代实施例；

图13和图14示出在DTG工艺流程中使用两步式切割工艺形成半导体器件的替代实施例；

图15-图20示出在DTG工艺流程中使用背面金属化来形成半导体器件的替代实施例。

不同图中，相应的标号和符号指相应部件，除非另有说明。附图用于清楚示出实施例的相关方面，从而无需按比例进行绘制。

具体实施方式