[发明专利]屏蔽插入机构及具有集成的电磁屏蔽物的半导体封装

说明书

技术领域

本发明总体涉及半导体领域，具体涉及用于屏蔽有源管芯避免电磁噪声的屏蔽插入机构及具有集成的电磁屏蔽物的半导体封装。

背景技术

对于减小半导体封装尺寸同时增强功能性存在日益增长的需要。这种需要典型地导致半导体封装设计成容纳多于一个半导体管芯，其中每个管芯都可以是包含众多晶体管以及多层互连的复合管芯。在运行期间，所述复合管芯产生流过管芯上多个互连的大量瞬态电流。大量的瞬态电流以及伴随的瞬态电压进而导致由每个管芯产生的大量的电磁噪声。由于高级封装包括紧密接近的多个管芯，来自一个管芯的电磁噪声对封装内其他管芯会具有非常不希望的影响。更具体地，由一个管芯产生的电磁噪声典型地在所述封装内其他管芯中诱导不希望的噪声电流以及噪声电压。由于半导体封装尺寸减小，以及邻近管芯之间分隔减小，以及当将多于两个管芯封装在同一个封装内时，加剧了诱导不希望噪声的问题。

此外，每个半导体封装可能暴露于来自系统中其他部件（例如其他有噪声的半导体封装）的外部电磁噪声。减少电磁噪声的影响是高级封装设计的重要目标。

发明内容

本发明是针对具有集成的电磁屏蔽物的半导体封装，基本上如在至少一个附图中所示和/或与其相结合进行说明，更全面地如在以下对本申请的描述中提出的。

本发明的一方面，提供一种位于顶部有源管芯与底部有源管芯之间用于屏蔽所述顶部有源管芯以及所述底部有源管芯避免电磁噪声的屏蔽插入机构，所述屏蔽插入机构包括：

插入机构介质层；

所述插入机构介质层内的硅通孔（TSV）；

通过所述TSV连接到固定电位上的电磁屏蔽物。

优选地，本申请的插入机构介质层，其中所述电磁屏蔽物包括导电层格栅。

优选地，本申请的插入机构介质层，其中所述电磁屏蔽物全部地布置在所述插入机构介质层内。

优选地，本申请的插入机构介质层，其中所述电磁屏蔽物部分地布置在所述插入机构介质层内。

优选地，本申请的插入机构介质层，其中所述固定电位是接地电位。

优选地，本申请的插入机构介质层，其中所述固定电位是Vdd电位。

优选地，本申请的插入机构介质层，进一步包括连接到另外的固定电位上的另外的电磁屏蔽物。

优选地，本申请的插入机构介质层，其中所述另外的电磁屏蔽物至少部分地重叠所述电磁屏蔽物。

优选地，本申请的插入机构介质层，其中所述固定电位是Vdd电位，而所述另外的固定电位是接地电位。

本发明另一方面，提供一种半导体封装，包括：

底部有源管芯；

位于所述底部有源管芯之上的屏蔽插入机构；

位于所述屏蔽插入机构之上的顶部有源管芯，所述屏蔽插入机构用于屏蔽所述顶部有源管芯以及所述底部有源管芯避免电磁噪声；

所述屏蔽插入机构具有插入机构介质层、所述插入机构介质层内的硅通孔（TSV）、以及通过所述TSV连接到固定电位上的电磁屏蔽物。

优选地，本申请的半导体封装，其中所述屏蔽插入机构侧向地延伸超过所述底部有源管芯以及所述顶部有源管芯。

优选地，本申请的半导体封装，其中所述屏蔽插入机构的一部分侧向地延伸超过所述底部有源管芯以及所述顶部有源管芯，所述TSV位于所述屏蔽插入机构的所述部分内；所述屏蔽插入机构进一步包括位于所述屏蔽插入机构的所述部分底部表面上的焊料凸起，所述焊料凸起连接到所述TSV上。

优选地，本申请的半导体封装，其中所述电磁屏蔽物包括导电层格栅。

优选地，本申请的半导体封装，其中所述电磁屏蔽物全部地布置在所述插入机构介质层内。

优选地，本申请的半导体封装，其中所述固定电位是接地电位或Vdd电位。

本发明的又一方面，提供一种半导体封装，包括：

底部有源管芯；

位于所述底部有源管芯之上的屏蔽插入机构；

位于所述屏蔽插入机构之上的顶部有源管芯，所述屏蔽插入机构用于屏蔽所述顶部有源管芯以及所述底部有源管芯避免电磁噪声；

所述屏蔽插入机构具有通过线焊连接到固定电位上的电磁屏蔽物。

优选地，本申请的半导体封装，其中所述屏蔽插入机构的一部分侧向地延伸超过所述底部有源管芯以及所述顶部有源管芯；所述屏蔽插入机构进一步包括位于所述屏蔽插入机构的所述部分顶部表面上的外周垫，所述外周垫连接到所述电磁屏蔽物上，并且所述线焊连接到所述外周垫上。