[发明专利]基于并行滤波的深空通信中LDPC编码器和编码方法

说明书

技术领域

本发明涉及深空数据通信领域，特别涉及一种CCSDS深空通信系统中QC-LDPC码编码器的高效实现方法。

背景技术

由于在传输信道中存在的各种失真和噪声会对发送信号产生干扰，接收端不可避免地会出现数字信号产生误码的情况。为了降低误码率，需要采用信道编码技术。

低密度奇偶校验（Low-Density Parity-Check,LDPC）码以其逼近Shannon限的优异性能成为信道编码领域的研究热点。准循环LDPC码（Quasic-LDPC，QC-LDPC）码是一种特殊的LDPC码，其编码可采用移位寄存器加累加器（Shift-Register-Adder-Accumulator,SRAA）加以实现。

SRAA法是利用生成矩阵G进行编码。QC-LDPC码的生成矩阵G是由a×t个b×b阶循环矩阵G_i，j（1≤i≤a,1≤j≤t）构成的阵列，t=a+c。与信息向量对应的一部分生成矩阵是单位矩阵，与校验向量对应的其余部分生成矩阵是高密度矩阵。串行SRAA法完成一次编码需要ab+t个时钟周期，需要(t+c)b个寄存器、cb个二输入与门和cb个二输入异或门。此外，还需要acb比特ROM存储循环矩阵的首行。

CCSDS深空通信系统推荐了9种QC-LDPC码，其中码率η分为1/2、2/3和4/5三种，b分为32、64、128、256、512、1024和2048七种。如图1所示，η和b共有9种有效组合(η,b)：(4/5,32)、(2/3,64)、(1/2,128)、(4/5,128)、(2/3,256)、(1/2,512)、(4/5,512)、(2/3,1024)和(1/2,2048)，对应9种QC-LDPC码。对于所有QC-LDPC码，均有c=12。图2给出了不同码率η下的参数a和t。

CCSDS深空通信系统中QC-LDPC编码的现有解决方案是采用串行SRAA法，9种QC-LDPC码所需的编码时间分别是1068、1052、1044、4140、4124、4116、16428、16412和16404个时钟周期。逻辑资源需要65536个寄存器、24576个二输入与门和24576个二输入异或门，这是由(η,b)=(1/2,2048)对应的参数决定的。此外，9种QC-LDPC码共需774,144比特ROM存储循环矩阵的首行。当采用硬件实现时，如此大的存储需求会增加设备成本，且编码时间较长。

发明内容

针对CCSDS深空通信系统多种QC-LDPC码编码的现有实现方案中存在的需要大容量存储器和编码速度慢缺点，本发明提供了一种基于并行滤波的高效编码方法，能有效提高编码速度，减少存储器需求。

如图13所示，CCSDS深空通信系统中多种QC-LDPC码的编码器主要由3部分组成：共享寄存器、并行滤波器和串行循环左移累加器（串行CLSA）。共享寄存器由t个b位寄存器R₁,R₂,…,R_t构成，其它两个功能模块共用这些寄存器。整个编码过程分5步完成：第1步，输入信息向量s；第2步，使用并行滤波器计算向量f；第3步，使用串行CLSA计算部分校验向量p_y；第4步，使用并行滤波器计算部分校验向量p_x；第5步，输出一部分码字(s,p_x,p_y)。

本发明提供的QC-LDPC编码器兼容多码率，能在明显提高编码速度的同时有效减少资源需求，从而达到降低硬件成本和功耗的目的。

关于本发明的优点与精神可通过接下来的发明详述及附图得到进一步的了解。

附图说明

图1给出了码率η和b的有效组合(η,b)；

图2给出了不同码率η下的参数a和t；

图3是(η,b)=(4/5,32)时QC-LDPC码校验矩阵H的详细构造；

图4是(η,b)=(2/3,64)时QC-LDPC码校验矩阵H的详细构造；

图5是(η,b)=(1/2,128)时QC-LDPC码校验矩阵H的详细构造；

图6是(η,b)=(4/5,128)时QC-LDPC码校验矩阵H的详细构造；

图7是(η,b)=(2/3,256)时QC-LDPC码校验矩阵H的详细构造；

图8是(η,b)=(1/2,512)时QC-LDPC码校验矩阵H的详细构造；

图9是(η,b)=(4/5,512)时QC-LDPC码校验矩阵H的详细构造；