[发明专利]基于并行滤波的深空通信中LDPC编码器和编码方法

权利要求书

1.一种适合于CCSDS深空通信系统采用的9种QC-LDPC码的编码器，QC-LDPC码的校验矩阵H是由c×t个b×b阶循环矩阵构成的阵列，其中，c、t和b皆为正整数，t=a+c，3种不同码率η分别是1/2、2/3、4/5，7种方阵阶数b分别是32、64、128、256、512、1024、2048，9种有效组合(η,b)分别是(4/5,32)、(2/3,64)、(1/2,128)、(4/5,128)、(2/3,256)、(1/2,512)、(4/5,512)、(2/3,1024)和(1/2,2048)，对于这9种QC-LDPC码，均有c=12，c=3u，u=4，3种不同码率对应的参数a分别是8、16、32，3种不同码率对应的参数t分别是20、28、44，校验矩阵H对应码字v=(s,p)=(s,p_x,p_y,p_z)，H的前a块列对应的是信息向量s，后c块列对应的是校验向量p，以b比特为一段，信息向量s被等分为a段，即s=(s₁,s₂,…,s_a)，校验向量p被等分为c段，即p=(p₁,p₂,…,p_c)，p_x=(p₁,p₂,p₃,p₄)，p_y=(p₅,p₆,p₇,p₈)，p_z=(p₉,p₁₀,p₁₁,p₁₂)，其特征在于，所述编码器包括以下部件：

寄存器R₁～R_t，其余两个部件共享这t个b位寄存器；

并行滤波器，主要由寄存器R₁～R_t和多输入异或门A_η,b,1～A_η,b,2u组成，用于计算向量f和部分校验向量p_x；

串行循环左移累加器，用于计算部分校验向量p_y。

2.如权利要求1所述的编码器，其特征在于，所述并行滤波器计算向量f时涉及寄存器R₁～R_a、R_a+2u+1～R_t和多输入异或门A_η,b,1～A_η,b，u，每个多输入异或门对应矩阵F中的一个块行，每个输入端对应一个置换矩阵，该置换矩阵所在块列号等于寄存器R₁～R_a的下标，其循环右移位数加1等于寄存器的抽头位。

3.如权利要求1所述的编码器，其特征在于，所述并行滤波器计算向量f的步骤如下：

初始时，信息向量s位于寄存器R₁～R_a中，R₁～R_a中的每个寄存器都有多个抽头；

每个时钟到来时，寄存器R₁～R_a各自串行循环左移1次，多输入异或门A_η,b,1～A_η,b,u分别将计算结果串行左移入寄存器R_a+2u+1～R_t；

重复上述过程，经过b个时钟周期完成运算，寄存器R_a+2u+1～R_t存储的是向量f，而寄存器R₁～R_a存储的依然是信息向量s。

4.如权利要求1所述的编码器，其特征在于，所述并行滤波器计算部分校验向量p_x时涉及寄存器R₁～R_a+2u和多输入异或门A_η,b，u+1～A_η,b，2u，每个多输入异或门对应矩阵L中的一个块行，每个输入端对应一个置换矩阵，该置换矩阵所在块列号等于寄存器R₁～R_a和R_a+u+1～R_a+2u的下标，其循环右移位数加1等于寄存器的抽头位。