[发明专利]可双向追踪时序参数的记忆装置

说明书

技术领域

本发明涉及一种可追踪时序参数的记忆装置，尤其涉及一种可双向追踪动态随机存取记忆体（存储器）时序参数的记忆装置。

背景技术

随机存取记忆体（random access memory,RAM）是一种数据储存装置，主要可分为静态随机存取记忆体（static random access memory,SRAM）和动态随机存取记忆体（dynamic random access memory,DRAM）两种类型。在动态随机存取记忆体中，每一记忆单元（cell）是由一对晶体管-电容所组成，电容可呈现带电状态或未带电状态，而晶体管的作用等同开关，使得周边控制电路能读取或变更电容状态。电容内储存的电量仅能维持几毫秒，因此需要周期性地执行刷新动作以维持正确数据。

在收到一特定指令时，动态随机存取记忆体需要一执行时间来完成相对应的动作，之后还需经过一等待时间后才能正确地接收下一指令。上述执行时间和等待时间称为时序参数（timing constraint），动态随机存取记忆体在运作时需符合在相关规范中定义的所有时序参数。然而，在相关于动态随机存取记忆体的规范中定义许多时序参数，每一时序参数的限制时间长短不同，为了提升控制器的效能，现有技术会针对每一时序参数来设置不同的单向追踪电路（tracking circuit），但数目繁多的单向追踪电路会增加设计复杂度和制作成本。另一种现有技术则会将最宽松的时序参数套用至所有指令，如此可采用简单的控制器，但会降低整体运作效能。

发明内容

本发明的目的在于，克服现有技术的缺陷而提供一种可双向追踪时序参数的记忆装置，仅需设置两组双向追踪电路，即能追踪所有时序参数以提升整体运作效能。

为达上述目的，本发明提供一种可检测时序参数的记忆装置，其包含一动态随机存取记忆体、一第一双向追踪电路和一第二双向追踪电路。该动态随机存取记忆体包含一记忆单元；一字符线，用来开启或关闭该记忆单元；一位元线，用来将一第一电荷写入该记忆单元，或接收该记忆单元内存的一第二电荷。该第一双向追踪电路用来追踪一第一时序参数，其中该第一时序参数相关于开启该字符线或关闭该字符线的动作。该第二双向追踪电路用来追踪一第二时序参数，其中该第二时序参数相关于开启该位元线、关闭该位元线、通过该位元线将该第一电荷写入该记忆单元、或通过该位元线从该记忆单元读取该第二电荷的动作。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1为本发明中一记忆装置的功能方框图；

图2和图3为本发明实施例中双向追踪电路的示意图。

其中，附图标记

10     动态随机存取记忆体

20     字符解码器

30     位元解码器

40     感应放大器

50     控制器

100    记忆装置

TR1    第一双向追踪电路

TR2    第二双向追踪电路

WL     字符线

WL’   追踪字符线

BL     位元线

BL’   追踪位元线

CL     记忆单元

CL’   追踪记忆单元

ISO    隔绝电路

VSS、VPP1、VPP2  偏压

具体实施方式

下面结合附图对本发明的结构原理和工作原理作具体的描述：

图1为本发明中一记忆装置100的功能方框图。记忆装置100包含一动态随机存取记忆体10、一字符解码器（word line decoder）20、一位元解码器（bit line decoder）30、一感应放大器（sense amplifer）40、一控制器50、一第一双向追踪电路（bi-directional tracking circuit）TR1，以及一第二双向追踪电路TR2。

动态随机存取记忆体10包含多条平行设置的字符线WL、多条平行设置的位元线BL，以及多个记忆单元CL。字符线WL和位元线BL彼此垂直交错，而多个记忆单元设置于相对应字符线WL和位元线BL的交会处，组成一记忆体阵列。在本发明的实施例中，每一记忆单元包含一电容和一晶体管。晶体管的第一端耦接至一相对应的位元线，晶体管的第二端耦接至一相对应的字符线，而电容则耦接于晶体管的第三端和一偏压之间。