[发明专利]多调节器电路和包括多调节器电路的集成电路

说明书

相关申请的交叉引用

本申请要求2011年10月28日提交的韩国专利申请号为10-2011-0110967的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种多调节器电路，更具体而言涉及一种多调节器电路和包括所述多调节器电路的集成电路。

背景技术

诸如半导体存储器件的集成电路是具有超小结构的功能复杂的电子器件或系统，在所述超小结构中许多电子电路器件结合在一个衬底上或与衬底结合使得器件和衬底不会分开。

集成电路内的电子电路器件具有超小的尺寸，因此为集成电路的操作所供应的电压量或电流量的改变对集成电路中可能出现的故障有着较大的影响。

为了定期地保持供应给集成电路的电压，需要一种调节器电路，其用于控制由电压供应电路供应给集成电路的电压的输出。

一般地，调节器电路定期地保持由输入数字码所确定的输出电压。如果在一个集成电路内同时使用多个操作电压，则需要为每个操作电压设置调节器电路。

例如，在对数据编程时，半导体存储器件同时需要数个操作电压，诸如编程电压和通过电压。因此，半导体存储器件必须配置有用于调节每个操作电压的调节器电路。

然而，如果在集成电路内调节器电路的数目增加，则出现的问题是：集成电路的电路面积和功耗增加。

发明内容

本发明的示例性实施例涉及一种能够使用一组调节器电路来输出数个电压电平的多调节器电路和一种包括所述多调节器电路的集成电路。

根据本发明一个方面的多调节器电路包括：调节器，所述调节器被配置成调节输入电压以产生恒定电压；以及多个分压电路，所述多个分压电路被配置成分别输出通过基于多个电压发生码而对恒定电压进行分压所获得的分压电压。

所述多个分压电路中的每个包括：多个电阻器，所述多个电阻器串联耦接在所述调节器的输出端子与接地节点之间；至少一个高电压开关，所述至少一个高电压开关被相对应的电压发生码中所包括的至少一个数字比特使能，并且被配置成与所述电阻器的节点中的至少一个节点和输出节点耦接；以及至少一个晶体管，所述至少一个晶体管被相对应的电压发生码中的不被包括在输入至所述高电压开关的至少一个数字比特中的一个或更多个数字比特导通，并且耦接在所述接地节点与所述电阻器的节点之中的未耦接到所述高电压开关的至少一个节点之间。

根据本发明一个方面的集成电路包括：控制器，所述控制器被配置成输出多个电压发生码和用于控制内部电路的操作的控制信号；电压发生器，所述电压发生器被配置成响应于从所述控制器产生的使能信号来产生高电压和参考电压；调节器，所述调节器被配置成利用所述高电压和所述参考电压来输出具有恒定电压电平的调节电压；以及多个分压电路，所述多个分压电路被配置成分别输出通过基于所述多个电压发生码而对所述调节电压进行分压所获得的分压电压。

所述多个分压电路中的每个包括：第一电阻器至第十三电阻器，第一电阻器至第十三电阻器串联耦接在所述调节器的输出端子与接地节点之间；第一高电压开关至第四高电压开关，第一高电压开关至第四高电压开关被配置成分别响应于相对应的电压发生码中所包括的第一数字比特至第四数字比特而分别传送所述第一电阻器和所述第二电阻器的节点处的电压、所述第三电阻器和所述第四电阻器的节点处的电压、所述第五电阻器和所述第六电阻器的节点处的电压、以及所述第七电阻器和所述第八电阻器的节点处的电压；以及第一晶体管至第四晶体管，第一晶体管至第四晶体管分别耦接在所述第六电阻器和第七电阻器的节点、所述第九电阻器和第十电阻器的节点、所述第十电阻器和第十一电阻器的节点、以及所述第十一电阻器和第十二电阻器的节点与接地节点之间，并且被配置成经由相应的栅极接收相对应的电压发生码中所包括的第五数字比特至第八数字比特。

附图说明

图1示出根据本发明一个实施例的调节器电路；

图2示出根据本发明一个实施例的使用多调节器电路的集成电路；

图3A是图2的第一输出单元的详细电路图；

图3B是图3A的第一高电压开关的详细电路图；

图3C和图3D示出在接收第一数字码时第一输出单元的电路；以及

图4示出由在图1和图2的调节器电路中模拟的输出电压得到的电流量。

具体实施方式

下面将参照附图详细描述本发明的一些示例性实施例。提供附图是为了使本领域技术人员能理解本发明实施例的范围。

图1示出根据本发明一个实施例的调节器电路。