[发明专利]半导体芯片封装及用于制造该半导体芯片封装的方法

说明书

相关申请的交叉引用

本申请要求于2011年9月27提交的题为“半导体芯片封装及用于制作该半导体芯片封装的方法”的韩国专利申请系列No.10-2011-0097810的利益，因此将该韩国专利申请整体通过引证结合到本申请中。

技术领域

本发明涉及一种半导体芯片封装及用于制造该半导体芯片封装的方法。更特别地，本发明涉及这样一种用于制造半导体芯片封装的方法及通过该方法制造的半导体芯片封装：其中实现了细节距（fine pitch）并简化了制造工艺。

背景技术

IC基板是用作用于将半导体电路芯片安装在电子产品上的中间物的印刷电路板（PCB）。通过加工硅晶片而制造的半导体裸芯片或裸片集成在IC芯片中。在这种情况下，将裸芯片和主基板彼此连接的中间物正是也被称为IC封装基板或者简单地称为封装基板的IC基板。IC基板将裸芯片和主基板彼此电连接，提供负载功率，并且能够实现输入和输出（I/O）信号。此外，IC基板也用于保护集成的裸芯片免受外部冲击。

用于将裸芯片和IC基板彼此连接的方法包括多种方法，例如引线结合法、倒装芯片结合法、以及卷带自动结合法（TAB）。目前，随着电子工业的发展，由于包括便携式电话、游戏机、摄像机、数字多媒体广播（DMB）、以及类似物的便携式电子产品必须具有小形状因素和高功能，因此芯片尺寸趋于相同或者减小，同时I/O数趋于增加。结果，代替引线结合法，现有技术中的倒装芯片法的市场正在增加。在这种情况下，对于SMD类型，在产品中形成凸块（bump）。

在使用现有技术中的倒装芯片法的半导体装置中，形成用于将IC基板和其上可以安装裸芯片的主基板彼此连接的焊料凸块。在现有技术的半导体装置中，用于连接裸芯片和IC基板的凸块通常通过金属掩膜形成凹凸（MMP）方法形成。然而，在这种情况下，通过细节距分离金属掩膜板的限制（大约为150μm的限度）导致失效和生产力的退化。结果，已出现BSP（D/F掩膜形成凹凸）方法。

发明内容

在现有技术中，诸如细节距的实现或者由预焊料（pre-solder）之间的桥状物（bridge）导致的短路故障、以及工艺简化的问题依然存在。

本发明的一个目的是提供这样一种半导体芯片封装技术：其不同于Cu柱方法，并且能够实现细节距，消除由桥状物导致的短路故障，并且简化工艺。

根据本发明的一个示例性实施例，提供了一种用于使用Sn镀覆来制造半导体芯片封装的方法，该方法包括：（a）在形成在IC基板上的凸块垫上形成Sn基金属镀覆层；（b）在裸芯片的电极垫上形成Cu填料；（c）将裸芯片的Cu填料设置在IC基板的金属镀覆层上并使Cu填料和金属镀覆层彼此结合；以及（d）用绝缘体填充彼此结合的IC基板和裸芯片之间的空间。

可以通过使用电镀或自催化镀覆方法对金属镀覆层进行镀覆。

可以通过使用包含二硫基（disulfide group）的作为还原剂的化合物来执行自催化镀覆。

此外，可以通过使用Sn或作为Sn合金的包含Zn和In中的至少一者的Sn合金来对金属镀覆层进行镀覆。

金属镀覆层的厚度可以在2μm或更大的范围内。

在步骤（a）中，可以将阻焊层施加至具有形成在其上的凸块垫的IC基板，以使形成有金属镀覆层的区域暴露。

在步骤（c）中，可以通过使用热、压缩、热压缩、或者超声波使Cu填料和金属镀覆层彼此结合。

根据本发明的另一个示例性实施例，提供了一种使用Sn镀覆的半导体芯片封装，包括：IC基板，具有形成在所述IC基板上的凸块垫；Sn基金属镀覆层，形成在凸块垫上；Cu填料，结合至金属镀覆层；裸芯片，具有形成在所述裸芯片下方的电极垫，所述电极垫结合在Cu填料上；以及绝缘层，填充在IC基板和裸芯片之间的剩余空间中。

金属镀覆层可以通过使用Sn或作为Sn合金的包含Zn和In中的至少一者的Sn合金来镀覆。

金属镀覆层的厚度可以在2μm或更大的范围内。

阻焊层可以施加至除凸块垫的至少部分区域以外的具有凸块垫的IC基板，并且金属镀覆层可以形成在除阻焊层以外的凸块垫的部分区域上。

半导体芯片封装结合在主基板上以形成封装。

半导体芯片封装可以通过使用倒装芯片结合法、BGA方法、以及引线结合法中的任何一种结合在主基板上。

附图说明

图1A至图1E是示意性地示出了根据本发明的一个示例性实施例的用于使用Sn镀覆来制造半导体芯片封装的方法的工艺的图示；以及