[发明专利]CMOS图像传感器列共享2×2像素单元及像素阵列

说明书

技术领域

本发明涉及一种CMOS图像传感器，尤其涉及一种CMOS图像传感器列共享2×2像素单元及像素阵列。

背景技术

图像传感器已经广泛应用于数码相机、移动手机、医疗器械、汽车和其他应用场合。特别是CMOS（互补型金属氧化物半导体）图像传感器的快速发展，使人们对低功耗小尺寸高分辨率图像传感器有了更高的要求。

现有技术中的CMOS图像传感器列共享2×2像素单元结构的排布方式以4T2S（四晶体管两个像素共享）为例，由于依赖于像素本身的结构特征，其像素阵列一般需要第1层金属，第2层金属和第3层金属作为器件互连线，相邻行像素间或相邻列像素间分别需要多行或多列第1层金属、第2层金属或第3层金属连线；并且漂浮有源区与源跟随晶体管栅极相连接的金属电容寄生较大。

上述现有技术至少包含以下缺点：

由于小面积像素传感器的感光面积小，灵敏度低，使得传递暗光下的信息不够清晰。尤其在使用第1层金属，第2层金属和第3层金属作为器件互连线时，光电二极管Si（硅）表面上的介质高度较高，金属线阻挡了部分光线入射到光电二极管中；并且，漂浮有源区与源跟随晶体管栅极相连接的金属线离电源金属线较近，漂浮有源区电容寄生大，导致信号电子转换成信号电压的幅度（转换增益）不大。

发明内容

本发明的目的是提供一种灵敏度高的小面积CMOS图像传感器列共享2×2像素单元及像素阵列。

本发明的目的是通过以下技术方案实现的：

本发明的CMOS图像传感器列共享2×2像素单元，单个像素包括光电二极管、电荷传输晶体管、选择晶体管、源跟随晶体管、复位晶体管、漂浮有源区及金属连线，由4个像素排列成2X2像素阵列作为一组像素单元；

每组像素单元的前列两个像素和后列两个像素分别在列内共享选择晶体管、源跟随晶体管、复位晶体管和漂浮有源区；

所述前列两个像素共享的选择晶体管和源跟随晶体管位于像素单元的顶部，所述后列两个像素共享的选择晶体管和源跟随晶体管位于像素单元的底部。

本发明的CMOS图像传感器像素阵列，包括多组权利要求1或2所述的CMOS图像传感器列共享2×2像素单元，多组像素单元在垂直和水平方向上排列成为二维像素阵列，所述二维像素阵列中金属连线使用两层金属线进行连接，包括第0层金属线和第1层金属线。

由上述本发明的技术方案可知，本发明的CMOS图像传感器列共享2×2像素单元及像素阵列，由于由4个像素排列成2X2像素阵列作为一组像素单元；每组像素单元的前列两个像素和后列两个像素分别在列内共享选择晶体管、源跟随晶体管、复位晶体管和漂浮有源区；CMOS图像传感器二维像素阵列中金属连线使用两层金属线进行连接，仅使用第0层金属线和第1层金属线作为器件的控制线而实现采集图像信息功能，不使用第2层或更高层金属线作为器件控制线，可降低光电二极管Si表面上的介质高度，使得更多的光入射到光电二极管，能够提高小面积像素传感器的用光效率和转换增益，从而提高灵敏度，可以有效提高小面积像素图像传感器的图像品质。

附图说明

图1是本发明的CMOS图像传感器列共享2×2像素单元的具体实施例一中四个像素组成的4T2S结构电路示意图；

图2是本发明的CMOS图像传感器列共享2×2像素单元的具体实施例一中四个像素组成的4T2S结构版图示意图；

图3是本发明的CMOS图像传感器阵列的具体实施例一中6x 4像素阵列电路示意图；

图4是本发明的CMOS图像传感器阵列的具体实施例一中6x 4像素阵列版图示意图。

具体实施方式

下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。

本发明实施例描述中，使用第0层金属线和第1层金属线并不是实现本发明唯一实施方式，也可使用第1层金属线和第2层金属线或其它层金属线来实现本发明像素结构优势。

本发明的CMOS图像传感器列共享2×2像素单元，其较佳的具体实施方式如图1、图2所示：

单个像素包括光电二极管、电荷传输晶体管、选择晶体管、源跟随晶体管、复位晶体管、漂浮有源区及金属连线，其特征在于：

由4个像素排列成2X2像素阵列作为一组像素单元；