[发明专利]半导体封装件及其制造方法

说明书

技术领域

本发明是有关于一种半导体封装件及其制造方法，且特别是有关于一种具有导线架的半导体封装件，且此导线架具有数个内引脚及数个外引脚的半导体封装件及其制造方法。

背景技术

四方形平面无引脚封装(Quad Flat Non-leaded Package，QFN)的体积小，生产良率高，且具有减少引脚电感、脚位面积(footprint)小、厚度小且信号传输速度快等优点，因此，四方扁平无引脚封装为一种普遍的封装结构且适于用来作为高频(例如射频频宽(radio frequency bandwidth))传输的芯片封装。但四方形平面无引脚封装多为打线接合产品，在高频应用时会带来许多杂讯而无法满足功能要求。

覆晶接合(Flip Chip，FC)属于阵列式接合，能应用于极高密度的封装接合工艺，可以解决高频响应的功能性需求，但通常需使用塑胶基板作为载体，因此成本较高。

发明内容

本发明有关于一种半导体封装件及其制造方法。半导体封装件具有一导线架，此导线架具有数个内引脚及数个外引脚，内引脚具有数个第一接垫，外引脚具有数个第二接垫，且至少一第二接垫的中心偏离对应的一第一接垫的中心。利用导线架不对称的引脚设计，使得传统四方形平面无引脚封装可采用覆晶接合取代打线接合，以符合高频产品的需求，并达到降低成本的目的。

根据本发明的一方面，提出一种半导体封装件，包括导线架、芯片、数个导电凸块及封胶体。导线架具有数个内引脚及数个外引脚，内引脚具有数个第一接垫，外引脚具有数个第二接垫，至少一第二接垫的中心偏离对应的一第一接垫的中心。芯片设置于内引脚上。导电凸块电性连接芯片与第一接垫。封胶体包覆内引脚、芯片及导电凸块。

根据本发明的另一方面，提出一种半导体封装件的制造方法，半导体封装件的制造方法包括以下步骤。提供一金属导线架，金属导线架具有一第一表面及与第一表面相对的一第二表面。进行一第一蚀刻工艺，图案化金属导线架的第一表面，以形成数个第一接垫于第一表面上。提供一芯片，芯片具有一主动表面，主动表面具有数个导电凸块。设置芯片于第一接垫上，并经由导电凸块电性连接芯片及第一接垫。在金属导线架上形成一封胶体，以包覆第一接垫、导电凸块及芯片。进行一第二蚀刻工艺，图案化金属导线架的第二表面，以形成数个第二接垫于第二表面上，其中至少一第二接垫的中心偏离对应的一第一接垫的中心。

为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合附图，作详细说明如下：

附图说明

图1绘示依照本发明一实施例的半导体封装件的剖面示意图。

图2本发明另一实施例的半导体封装件的剖面示意图。

图3本发明又另一实施例的半导体封装件的剖面示意图。

图4本发明又另一实施例的半导体封装件的剖面示意图。

图5A～5B绘示依照本发明一实施例的半导体封装件的俯视图。

图6A～6B绘示依照本发明一实施例的半导体封装件的仰视图。

图7～12绘示依照本发明一实施例的半导体封装件的制造过程示意图。

图13绘示依照本发明另一实施例的半导体封装件的制造过程示意图。

图14绘示依照本发明又另一实施例的半导体封装件的制造过程示意图。

图15～18绘示依照本发明又另一实施例的半导体封装件的制造过程示意图。

主要元件符号说明：

10、20、30、40：半导体封装件

100、100’、300、300’：金属载板

102、302：导线架

100a、100b、100’a、300a、300b、300’a、308a’

104a、104b、1020a、1020b、1022a、1022b、1024a、1024b、1026a、1026b：表面

1020、1022、3020、3022：内引脚

1024、1026、3024、3026：外引脚

103a、103b、303a、303b：光阻

110a、110b、112a、112b、310、312：接垫

106、306a、306b：导电凸块

104、304：芯片

108、308：封胶体

114b、114c：侧壁

114：屏蔽膜

216：黏着层

218：散热片

106、306a、306b：导电凸块