[发明专利]一种增强半导体金属层可靠性的版图生成方法及系统

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种增强半导体金属层可靠性的版图生成方法及系统。

背景技术

集成电路版图设计中，经常会有大面积金属的出现，即大面积金属的长度较长和宽度较宽(30um×30um以上)。例如，芯片中的总电源互连线、地线互连线等有大电流的路径都必须采用宽金属布线；为了保证芯片的平坦性而在芯片空余区域插入的大面积的冗余金属等。

然而，使用大面积金属的同时，也伴随着一些问题出现：一方面大面积金属带来较大的寄生电容，容易导致电荷过度累积；另一方面大片金属掩模板会造成刻蚀的浮胶显现，再者，由于金属与介电质的膨胀系数相差很大，在热胀冷缩时会出现挤压断裂，造成不可靠的问题。目前，解决上述问题的方法就是在大面积金属上打孔(SLOT，也叫割缝)，即先制作大面积金属版图，然后在大面积金属上顺着电流方向打孔。

现有技术中，模拟电路版图设计的自动化程度较低，大片金属打孔的实现主要依靠设计者手工打孔，逐块依次切割(CHOP)金属。首先，这种方法效率极低，影响芯片产品的上市时间；其次，这种方法不能准确控制切割区域的大小，导致金属面积浪费或者设计规则违规；再次，该方法无法精确控制几个切割区域的均匀性，造成电流分布不均匀影响芯片整体性能。

发明内容

本发明实施例提供一种增强半导体金属层可靠性的版图生成方法及系统，能够克服金属打孔过程中产生的电流分布不均等问题。

为了解决上述技术问题，本发明实施例的技术方案如下：

一种增强半导体金属层可靠性的版图生成方法，包括：

接收大面积金属及金属孔的尺寸数据，以及所述金属孔的行间距、列间距数据；

根据所述大面积金属及金属孔的尺寸数据，以及所述金属孔的行间距、列间距数据，确定所述金属孔的行数和列数；

根据所述金属孔的行数和列数，以及所述大面积金属及金属孔的尺寸数据，获得所述金属孔的行间距修正值及列间距修正值，修正所述金属孔的行间距、列间距数据；

根据所述大面积金属及金属孔的尺寸数据，以及所述金属孔的行间距修正值及列间距修正值，生成金属打孔模板；

按照所述金属打孔模板对所述大面积金属进行打孔。

优选的，在所述接收大面积金属及金属孔的尺寸数据，以及所述金属孔的行间距、列间距数据之后，还包括：

判断所述大面积金属及金属孔的尺寸数据，以及所述金属孔的行间距、列间距数据是否满足预设条件，所述预设条件包括预设尺寸范围和/或预设几何规则；其中，所述大面积金属的尺寸数据、金属孔的尺寸数据、所述金属孔的行间距、所述金属孔的列间距数据均具有各自对应的预设尺寸范围；

若是，则根据所述大面积金属及金属孔的尺寸数据，以及所述金属孔的行间距、列间距数据，确定所述金属孔的行数和列数；若否，则对不满足所述预设条件的数据进行调整，再根据调整后的大面积金属及金属孔的尺寸数据，以及金属孔的行间距、列间距数据，确定所述金属孔的行数和列数。

优选的，所述对不满足所述预设条件的数据进行调整包括：

若所述预设条件为预设尺寸范围，则当所述不满足所述预设条件的数据小于其对应的预设尺寸范围的最小值，或者大于其对应的预设尺寸范围的最大值时，将所述不满足所述预设条件的数据调整至其对应的预设尺寸范围内。

优选的，所述对不满足所述预设条件的数据进行调整包括：

若所述预设条件为预设几何规则，则当所述大面积金属的长度小于所述金属孔的长度与所述金属孔的二倍列间距之和时，将所述大面积金属的长度调整为所述金属孔的长度与所述金属孔的二倍列间距之和；

当所述大面积金属的宽度小于所述金属孔的宽度与所述金属孔的二倍行间距之和时，将所述大面积金属的宽度调整为所述金属孔的宽度与所述金属孔的二倍行间距之和。

优选的，所述根据所述大面积金属及金属孔的尺寸数据，以及所述金属孔的行间距、列间距数据，确定所述金属孔的行数和列数，包括：

将第一宽度与第二宽度的比值向下取整，获得所述金属孔的行数，其中，所述第一宽度为所述大面积金属的宽度与所述金属孔的行间距的差值，所述第二宽度为所述金属孔的宽度与所述金属孔的行间距的和；

将第一长度与第二长度的比值向下取整，获得所述金属孔的列数，其中，所述第一长度为所述大面积金属的长度与所述金属孔的列间距的差值，所述第二长度为所述金属孔的长度与所述金属孔的列间距的和。

优选的，所述根据所述金属孔的行数和列数，以及所述大面积金属及金属孔的尺寸数据，获得所述金属孔的行间距修正值及列间距修正值，包括：