[发明专利]用于制造包括高可靠性晶粒底填充的集成电路系统的方法

说明书

技术领域

本发明一般涉及用于制造集成电路系统的方法，尤其涉及用于制造具有高可靠性底填充(under-fill)的集成电路系统的方法。

背景技术

集成电路系统往往包括以堆迭关系附接到其它集成电路（IC）、插板或印刷电路板的集成电路(IC)。IC系统可以包括，例如，互连的微处理器电路、存储器电路、模拟电路、等等，以利用个别电路的独特属性。通过垂直堆迭系统组件，可以最小化系统的大小或覆盖面积(footprint)。

集成电路系统包括至少一个IC晶粒(die)，其通过回流焊料凸点(solder bump)而粘合到另一个衬底，以同时提供晶粒与衬底间的物理附接和晶粒与衬底上的金属垫间的电接触。晶粒与衬底间的空间必须以底填充材料填充以保护IC的表面并隔绝污染物。在先进的技术中，因为所涉及的复杂拓扑(topology)、焊料凸点间的精细间距、和连接的结构间的窄缝的缘故，很难妥善填充晶粒和衬底间的空间。

因此，希望提供用于制造包括可靠底填充工艺的集成电路系统的方法。此外，希望提供用于制造IC系统的方法，该系统与临时粘合/脱粘、晶片级底填充、和IC芯片切块(dicing)和单切（singulation）兼容。此外，自随后的详细说明和所附的权利要求书，结合附图、上述技术领域和背景技术，本发明的其它可取的特点和特征将变得明显。

发明内容

提供一种用于制造集成电路系统的方法。根据一个实施例，所述方法包括在半导体衬底中和上制造多个集成电路。附接间隔开来的焊料凸点到所述多个集成电路，所述焊料凸点电接触所述集成电路的组件。提供切块胶带(dicing tape)，于其上具有底填充材料层，并层压(laminate)所述半导体衬底到所述切块胶带，其中，所述底填充材料层填补所述焊料凸点间的空间。切块所述半导体衬底和所述底填充材料层以单切所述多个集成电路的个别集成电路，并附接所述多个集成电路的所述个别集成电路之一到如另一个集成电路芯片或印刷电路板的第二衬底。

根据另一个实施例，所述方法包括在半导体衬底中和上制造集成电路。制造集成电路包括蚀刻通孔开口(via opening)到所述半导体衬底的前表面中并以导电材料填充所述通孔开口来形成穿过衬底通孔(through substrate vias，TSV)。粘合所述半导体衬底的所述前表面到载体晶片，并抛光所述半导体衬底的背侧以暴露出所述导电材料的一部分。在与所述导电材料电接触的所述背侧上形成多个焊料凸点。提供切块胶带，于其上具有底填充材料层，且层压所述半导体衬底的所述背侧到所述切块胶带。自所述载体晶片脱粘所述半导体衬底，并将所述半导体衬底和所述底填充材料层切块成个别的集成电路芯片。接着在第二衬底上组装(assemble)所述个别的集成电路芯片和底填充材料。

根据又另一个实施例，所述方法包括在半导体衬底中和上制造多个集成电路，所述集成电路的每一个集成电路包括自前表面朝背表面延伸的多个金属填充通孔和在所述前表面上的多个焊料凸点，每一个与所述多个金属填充通孔之一电接触。粘合所述前表面到载体晶片，并抛光所述背表面以薄化所述半导体衬底并暴露出所述多个金属填充通孔的一部分。在与所述多个金属填充通孔的暴露部分电接触的所述背表面上形成重新分布层(redistribution layer，RDL)，并形成与所述重新分布层电接触的多个背侧焊料凸点。提供切块胶带，于其上具有底填充材料层，并层压所述半导体衬底的所述背表面到所述切块胶带，所述底填充材料填补在背侧焊料凸点间的空间。去除所述载体晶片并切块所述半导体衬底和所述底填充材料层以将所述衬底分成多个个别的集成电路。附接所述多个个别的集成电路之一到第二衬底并加热以导致所述多个背侧焊料凸点流动并粘接到所述第二衬底上的金属垫。

附图说明

此后将结合附图说明本发明，其中相似参考号码是相似的组件，且其中：

图1-图10为根据各种实施例概略绘示用于制造集成电路系统的方法步骤的简化截面图；以及

图11-图12为根据替代实施例概略绘示用于制造集成电路系统的方法步骤的简化截面图。

具体实施方式

下面的详细描述本质上仅仅是示范，且并无意限制本发明或本发明的应用和用途。此外，本发明必无意受限于在上述技术领域、背景技术、发明内容或以下的详细说明中所提出的任何明确或隐含的理论。