[发明专利]一种半导体器件的制造方法有效
| 申请号: | 201210356058.0 | 申请日: | 2012-09-20 |
| 公开(公告)号: | CN103681467B | 公开(公告)日: | 2017-02-01 |
| 发明(设计)人: | 王新鹏 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号: | H01L21/768 | 分类号: | H01L21/768 |
| 代理公司: | 北京市磐华律师事务所11336 | 代理人: | 董巍,高伟 |
| 地址: | 201203 *** | 国省代码: | 上海;31 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 半导体器件 制造 方法 | ||
技术领域
本发明涉及半导体制造工艺,具体而言涉及一种形成共享接触孔(share contact)的方法。
背景技术
在半导体器件制造过程中,共享接触孔的形成是必不可少的步骤。
现有技术形成共享接触孔通常包括以下步骤:首先,如图1A所示,提供半导体衬底100,所述半导体衬底100中形成有浅沟槽隔离(STI)结构101,所述浅沟槽隔离结构101上形成有虚拟栅极结构102,所述虚拟栅极结构102的两侧形成有侧壁结构,所述侧壁结构由氧化物和氮化物构成,或者由氮化物、氧化物和另一氮化物构成,所述侧壁结构一侧的衬底中形成有自对准硅化物103,接下来,在所述半导体衬底100上依次形成接触孔蚀刻停止层104和层间介电层105,以覆盖所述虚拟栅极结构102,然后,执行研磨过程以露出所述虚拟栅极结构102的顶部;接着,如图1B所示,去除所述虚拟栅极结构102,在所述侧壁结构之间形成的栅沟槽中填充金属栅极106;接着,如图1C所示,在所述半导体衬底100上再次形成所述层间介电层105,以覆盖所述金属栅极106;接着,如图1D所示,执行接触孔光刻和蚀刻过程,以在所述层间介电层105中形成共享接触孔107,然后,蚀刻暴露出来的接触孔蚀刻停止层104,以实现同下方的自对准硅化物103和金属栅极106的连通。
由于先前形成的接触孔蚀刻停止层104并未遮蔽所述金属栅极106的侧壁结构中的氧化物层,并且所述氧化物层很薄(其厚度为5-10nm),因此,在蚀刻所述层间介电层105的同时,所述侧壁结构中的氧化物层也被蚀刻掉,进而导致所述侧壁结构中的氧化物层下方的衬底也被蚀刻,在随后的去除光刻胶以及和蚀刻所述暴露出来的接触孔蚀刻停止层104的过程中,所述侧壁结构中的氧化物层下方的衬底将被进一步蚀刻以形成硅凹槽108,由此所导致的衬底材料的损失将会引发严重的漏电现象,使器件的性能下降。
因此,需要提出一种方法,以解决上述问题。
发明内容
针对现有技术的不足,本发明提供一种半导体器件的制造方法,包括:提供具有浅沟槽隔离结构的半导体衬底,所述浅沟槽隔离结构上形成有虚拟栅极结构,所述虚拟栅极结构两侧形成有紧靠所述虚拟栅极结构的侧壁结构,且所述侧壁结构一侧的衬底中形成有自对准金属硅化物;在所述半导体衬底上依次形成氮化硅层和层间介电层,以覆盖所述虚拟栅极结构;执行研磨过程以露出所述虚拟栅极结构的顶部;去除所述虚拟栅极结构,在所述侧壁结构之间形成的栅沟槽中形成金属栅极结构;回蚀刻所述层间介电层,并去除所述氮化硅层;在所述半导体衬底上形成接触孔蚀刻停止层,以完全覆盖所述金属栅极结构以及所述侧壁结构;再次形成另一层间介电层,以覆盖所述接触孔蚀刻停止层,并研磨所述另一层间介电层以使其表面平整;形成接触孔。
进一步,所述侧壁结构由氮化物和氧化物共同组成的夹层结构构成。
进一步,所述氮化物为氮化硅。
进一步,采用化学气相沉积工艺形成所述氮化硅层和所述层间介电层。
进一步,所述层间介电层的材料为氧化硅。
进一步,所述金属栅极结构由自下而上依次层叠的界面层、高k介电层、功函数金属层和填充金属层共同构成。
进一步,采用干法蚀刻工艺或者湿法蚀刻工艺对层间介电层实施所述回蚀刻。
进一步,所述干法蚀刻工艺中氧化硅对氮化硅的蚀刻选择比大于15。
进一步,所述对层间介电层湿法蚀刻的蚀刻剂为稀释的氢氟酸。
进一步,采用干法蚀刻工艺去除所述氮化硅层。
进一步,实施所述干法蚀刻工艺时,所述氮化硅层被完全去除或在所述侧壁结构的外侧残留部分所述氮化硅层。
进一步,所述接触孔蚀刻停止层的材料为具有高应力的氮化硅。
进一步,所述应力为拉应力或压应力。
进一步,形成所述接触孔的步骤包括:在所述再次形成的另一层间介电层上依次形成非晶碳层、介电质抗反射层和具有用于蚀刻所述接触孔的图形的光刻胶层;以所述光刻胶层为掩膜,执行干法蚀刻工艺蚀刻所述再次形成的另一层间介电层,所述蚀刻过程终止于所述接触孔蚀刻停止层;采用灰化工艺去除所述光刻胶层;执行另一干法蚀刻工艺,以去除所述暴露出来的接触孔蚀刻停止层;去除所述非晶碳层和所述介电质抗反射层。
进一步,所述虚拟栅极结构包括自下而上依次层叠的栅极介电层和栅极材料层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210356058.0/2.html,转载请声明来源钻瓜专利网。
- 上一篇:阵列基板及其制作方法,显示装置
- 下一篇:SOI衬底制作方法及SOI衬底
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





