[发明专利]功率半导体器件及其制作方法

说明书

技术领域

本发明涉及一种功率半导体器件，特别是一种超结(superjunction)功率半导体器件及其制作方法。

背景技术

功率半导体器件常应用于电源管理，例如，开关式电源供应器、计算机中心或周边电源管理IC、背光板电源供应器或马达控制等等用途，其种类包含有绝缘栅双极性晶体管(insulated-gate bipolar transistor,IGBT)、金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor,MOSFET)与双极性结型晶体管(bipolar junction transistor,BJT)等器件。其中，又以MOSFET较节省电能且可提供较快的器件开关速度。

在传统MOSFET功率器件中，为了高耐压因而增加漂移层(drift layer)的厚度以及降低其掺杂浓度来提升功率器件的耐压能力，但漂移层同时也是晶体管导通时的电流路径，因此，降低漂移层的掺杂浓度以及增加厚度虽然可以提升器件耐压特性，也导致了导通电阻(Rds,on)上升。因此，发展出超结结构(superjunction)，即交互的N型与P型结构，作为功率器件的漂移层，以兼顾器件的耐压及导通电阻特性。

然而，习用的超结功率器件仍有许多缺点需要改进，例如，N型与P型的浓度分布不对称，导致电荷失衡问题。于是，所述技术领域仍需要一种改良的超结功率半导体器件，在不影响其耐压特性下，能形成对称的N型与P型的浓度梯度分布，以解决电荷失衡问题，并进一步降低导通电阻。

发明内容

本发明的主要目的在提供一种改良的超结功率半导体器件，以解决先有技术的不足与缺点。

根据本发明的实施例，本发明提供了一种功率半导体器件，包含有一具有一第一导电型的基材；一半导体层，设在所述基材上，所述半导体层具有第一导电型；多个交替排列的第一导电型掺杂沟槽及第二导电型掺杂沟槽；一第一导电型扩散区，位在各所述第一导电型掺杂沟槽周围的所述半导体层中；以及一第二导电型扩散区，位在各所述第二导电型掺杂沟槽周围的所述所述半导体层中，其中所述第一导电型扩散区及所述第二导电型扩散区之间构成一PN结，且所述PN结与所述第一导电型掺杂沟槽的距离等于所述PN结与所述第二导电型掺杂沟槽的距离。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附图式，作详细说明如下。然而下述的优选实施方式与图式仅供参考与说明用，并非用来对本发明加以限制。

附图说明

图1至图13为依据本发明一实施例所绘示的超结功率半导体器件的制作方法的示意图。

图14至图18为依据本发明另一实施例所绘示的超结功率半导体器件的制作方法的示意图。

其中，附图标记说明如下：

10    半导体基材              150    侧护壁

10a   主表面                  200    PN结

11    半导体层                220    P型扩散区

11a   表面                    222    N型扩散区

12    硬掩膜层                230    中心线

14    光刻胶层                340    栅极凹陷沟槽

16    光刻胶层                360    栅极氧化层

18    光刻胶层                380    多晶硅层

20    P型掺杂区               400    沟渠栅极

22    N型掺杂区            420    P型井

112   开口                 500    N⁺源极

114   第一沟槽             610    介电层

114’ 第二沟槽             610a   接触开口

116   开口                 616    掺质

118   开口                 620    阻障层

120   衬垫层               630    接触金属层