[发明专利]用于层叠的电子电路系统的装置及相关联的方法

权利要求书

1.一种装置，包括：

衬底，其包括空腔；

第一裸片，其包括电子电路系统，所述第一裸片布置在所述衬底中的所述空腔中；以及

第二裸片，其包括电子电路系统，所述第二裸片布置在所述第一裸片之上并且与所述第一裸片电耦合。

2.根据权利要求1所述的装置，其中所述空腔形成在所述衬底的面对所述第二裸片的表面中。

3.根据权利要求1所述的装置，其中定制所述空腔的尺度，使得所述第一裸片可以驻留于所述空腔中。

4.根据权利要求2所述的装置，其中所述空腔具有大约100微米到大约300微米的深度。

5.根据权利要求1所述的装置，其中所述衬底包括核芯和在所述核芯的至少一个表面上制造的多个构建层，所述空腔形成在所述核芯之上。

6.根据权利要求5所述的装置，其中所述构建层包括至少一个介电层和至少一个金属层。

7.根据权利要求6所述的装置，其中所述空腔形成在至少一个介电层和至少一个金属层中。

8.根据权利要求6所述的装置，其中所述构建层包括至少一个焊料掩膜层。

9.根据权利要求8所述的装置，其中所述空腔形成在至少一个焊料掩膜层中。

10.根据权利要求8所述的装置，其中所述空腔形成在以下项中的一项或多项中：

(a)至少一个介电层；

(b)至少一个金属层；以及

(c)至少一个焊料掩膜层。

11.一种电子组件，包括：

第一半导体裸片，其包括电子电路系统；

衬底，其包括形成在所述衬底的第一表面中的空腔，定制所述空腔的尺度以便所述第一半导体裸片驻留于所述空腔中；

第二半导体裸片，其包括现场可编程门阵列(FPGA)电路系统，所述第二半导体裸片布置在所述衬底的第一表面之上并且与所述第一半导体裸片键合。

12.根据权利要求11所述的电子组件，其中所述第一半导体裸片中的电子电路系统包括专用集成电路(ASIC)电路系统。

13.根据权利要求11所述的电子组件，其中所述衬底包括核芯和在所述核芯的至少一个表面上制造的多个构建层。

14.根据权利要求12所述的电子组件，其中所述多个构建层包括：

(a)至少一个介电层；

(b)至少一个金属层；以及

(c)至少一个焊料掩膜层。

15.根据权利要求14所述的电子组件，其中所述空腔形成在所述至少一个介电层和所述至少一个金属层中。

16.根据权利要求14所述的电子组件，其中所述空腔形成在所述至少一个焊料掩膜层中。

17.根据权利要求11所述的电子组件，其中所述现场可编程门阵列(FPGA)电路系统包括可编程互连电路系统，并且其中所述可编程互连电路系统可以适于提供所述第一半导体裸片和所述第二半导体裸片之间的可配置电互连。

18.一种制造电子组件的方法，所述方法包括：

制造具有空腔的衬底；

在所述空腔中布置第一裸片；

在所述第一裸片之上布置第二裸片；以及

将所述第一裸片与所述第二裸片键合。

19.根据权利要求18所述的方法，其中所述衬底包括核芯和在所述核芯的至少一个表面上制造的多个构建层，并且其中为了制造所述空腔，使用光刻、激光去除或二者来处理所述多个构建层。

20.根据权利要求18所述的方法，其中所述多个构建层包括至少一个介电层、至少一个金属层和至少一个焊料掩膜层；并且其中所述空腔(a)形成在所述至少一个介电层、所述至少一个金属层和所述至少一个焊料掩膜层中，或者(b)形成在所述至少一个焊料掩膜层中。