[发明专利]电子组件装置和关联方法

说明书

相关申请的交叉引用

本申请要求对2011年9月16日提交的、标题为“Electronic Assembly Apparatus and Associated Methods”、代理案号为ALTR109P1的第61/535,800号美国临时专利申请的优先权。前述美国临时专利申请出于所有目的而通过引用整体结合于此。

另外，本申请涉及标题为“Electronic Assembly Apparatus and Associated Methods、代理案号为ALTR110、同时提交的第13/____,____号美国专利申请。

技术领域

公开的概念主要地涉及电子组件并且更具体地涉及用于在电子系统中使用的半导体管芯的3D(三维)集成的装置和关联方法。

背景技术

不同于单个芯片封装，多芯片封装互连若干半导体管芯。在基于2D(二维)的多芯片模块(MCM)的情况下，使用倒装芯片或者接线键合互连在衬底上互连芯片或者管芯。一些3D互连在有源硅电路管芯或者无源硅衬底上使用硅通孔(TSV)。作为中间级，2D互连结构包含作为互连结构(称为插入体)的硅衬底以使用接线键合或者倒装芯片互连来提供高密度互连(有时称为2.5D)。倒装芯片互连可以由于互连的区域性质而用来提供更高互连密度并且由于电距离短而提供更高频率能力。硅插入体造成附加成本，并且也可能有在互连的半导体管芯之间的更长电距离。

作为2.5D和插入体的替代，可以使用不同架构(即面对面连接管芯)。尽管可以在电距离更短并且消除插入体衬底的情况下实现互连两个管芯，但是该技术仍然将互连的管芯的组合互连到外界。尽管可以使用倒装芯片焊料或者铜微块来完成两个管芯的面对面互连，但是使用接线键合来实现将2个管芯的堆叠连接到外界。就这一技术而言，可能在输入/输出(I/O)数目上遭遇限制并且接线键合面临频率限制。可以在使用微块来互连两个面对面管芯时使用倒装芯片焊料互连以用于互连到外界。

倒装芯片焊料的球形性质规定高度和I/O间距从而限制用于更高I/O的高度或者限制I/O密度以提供更高互连——焊料的高度是关键的以免子管芯干扰底部衬底。底部管芯也通常必须薄到足以相配于在顶部管芯与衬底之间的空间中。对于典型倒装芯片外部互连，底部管芯可以如50微米(千分之一厘米)一样薄，这可能造成更多复杂操纵和更高成本。倒装芯片外部互连造成I/O密度和管芯厚度考虑。这一技术也造成晶片制造商加工铜微块和焊料(铅-锡或者无铅)(不同材料)。有时，这一技术可能遭遇潜在不兼容。

发明内容

设想用于包括多个管芯和衬底的电子组件的多种装置和技术。在一个示例实施例中，一种装置包括衬底以及第一和第二管芯。第一管芯组装于衬底上方。第一管芯包括电子电路。第二管芯组装于衬底上方。第二管芯包括电子电路。该装置还包括第一和第二互连。第一互连包括第一组铜柱并且将第一管芯耦合到衬底。第二互连包括第二组铜柱并且将第二管芯耦合到第一管芯。

在另一示例实施例中，一种装置包括衬底以及第一、第二和第三管芯。第一管芯设置于衬底上方。第一管芯包括电子电路。第二管芯设置于第一管芯下面。第二管芯包括电子电路。第三管芯设置于第一管芯下面。第三管芯也包括电子电路。该装置也包括第一、第二和第三互连。第一互连将第一管芯耦合到衬底。第二互连将第二管芯耦合到第一管芯，并且第三互连将第三管芯耦合到第一管芯。

在另一示例实施例中，一种使用耦合到电子组件中的衬底的多个管芯的方法，包括使用第一互连以将多个管芯中的第一管芯中的电子电路耦合到衬底中的电子电路。第一互连包括第一组铜柱。该方法也包括使用第二互连以将多个管芯中的第二管芯中的电子电路耦合到第一管芯中的电子电路。第二互连包括第二组铜柱。第二管芯通过使用第二互连来装配于第一管芯下面。第一管芯通过使用第一互连来装配于衬底上方。

附图说明

附图仅图示示例实施例、因此不应视为限制它的范围。本领域普通技术人员理解公开的概念借用于其它同等有效的实施例。在附图中，在多幅附图中使用的相同标号表示相同、相似或者等效功能、部件或者块。

图1图示了根据一个示例实施例的互连机制中的各种元件或者部件的布置。

图2描绘了根据另一示例实施例的互连机制中的各种元件或者部件的布置。

图3示出了根据一个示例实施例的组件中的电路之间的电互连的框图。

图4描绘了根据另一示例实施例的组件中的电路之间的电互连的框图。