[发明专利]刻蚀方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种刻蚀方法。

背景技术

超大规摸集成电路(Very Large Scale Integrated Circuit，VLSI)通常需要一层以上的金属层提供足够的互连能力，此多层金属层间的互连以及器件有源区与外界电路之间的连接通过已填充导电材料的通孔实现，且为保证器件工作的稳定性，要求通孔间无电连接，使得对通孔刻蚀工艺的严格控制变得非常重要。

现有工艺形成通孔主要包括如下步骤：提供衬底，在衬底表面由下至上依次形成掩膜层和光刻胶层；通过曝光显影工艺图形化所述光刻胶层，在光刻胶层上形成光刻图形；以形成有光刻图形的光刻胶层为掩模，对掩膜层和衬底进行刻蚀，形成通孔。其中，所述掩膜层用于提高形成于光刻胶层中光刻图形的质量或者作为对衬底进行刻蚀的硬掩模，提高形成于衬底中通孔的质量。

为了使形成于衬底中通孔的实际尺寸与目标尺寸相同，在曝光显影工艺之后要进行显影后检查（ADI，After Develop Inspection），获取形成于光刻胶层上光刻图形的线宽，并将光刻图形的线宽与目标尺寸进行比较，确定对衬底进行刻蚀的刻蚀条件；在蚀刻工艺之后要进行刻蚀后检查（AEI，After Etch Inspection），获取衬底中通孔的线宽，并将通孔的线宽与目标尺寸进行比较，判断所形成的通孔是否符合要求。

现有工艺中所获取的光刻图形的线宽通常是指光刻图形的中部线宽，而以光刻胶层为掩模对掩膜层和衬底进行刻蚀，所形成通孔的顶部线宽是由光刻图形的底部线宽决定。在光刻图形的顶部线宽、中部线宽和底部线宽不一致时，当各通孔的中部线宽相同时，其对应的底部线宽并不一定相同，使所形成通孔的顶部线宽不同，导致所形成通孔的线宽偏大或者偏小，进而导致位于通孔下方需被衬底覆盖的插塞或互连线暴露，或者需暴露出的插塞或互连线无法暴露出来，所形成半导体器件的成品率低，性能不稳定。

发明内容

本发明解决的问题是提供一种刻蚀方法，提高对刻蚀工艺的控制力，精确控制所形成刻蚀图形的尺寸和形貌，降低同一批次衬底上刻蚀图形的差异。

为解决上述问题，本发明提供了一种刻蚀方法，包括：

提供批次衬底，各衬底表面由下至上依次形成有掩膜层和光刻胶层，所述光刻胶层上具有光刻图形；

对N-1个衬底及其表面的掩膜层进行刻蚀，形成刻蚀图形；

测量所述N-1个衬底中任意M个衬底中刻蚀图形的线宽，获取所述M个衬底中刻蚀图形线宽的平均值，并将其与目标尺寸进行比较，根据差值确定刻蚀第N个衬底所需的第一刻蚀参数；

测量第N个衬底表面光刻胶层上光刻图形的底部线宽，并将其与目标尺寸进行比较，根据差值确定刻蚀第N个衬底所需的第二刻蚀参数；

将刻蚀第N个衬底所需的第一刻蚀参数和第二刻蚀参数进行权重相加，确定对第N-1个衬底的刻蚀条件的调整量，获取刻蚀第N个衬底以形成刻蚀图形所需的刻蚀条件；

以第N个衬底表面的光刻胶层为掩模、采用刻蚀第N个衬底所需的刻蚀条件对第N个衬底及其表面的掩膜层进行刻蚀，形成刻蚀图形；

其中，N为大于或者等于2的正整数，M为大于或者等于1的正整数，且M小于或者等于N。

与现有技术相比，本发明技术方案具有以下优点：

在对第Ｎ个衬底进行刻蚀时，同时考虑了第Ｎ个衬底表面光刻胶层中光刻图形的底部线宽以及在前刻蚀的任意Ｍ个衬底中刻蚀图形的线宽，确定对第Ｎ-1个衬底的刻蚀条件的调整量，获取刻蚀第N个衬底的刻蚀条件，然后再以所获取的刻蚀条件对第N个衬底进行刻蚀，形成刻蚀图形；通过对刻蚀条件的不断调整，使形成于衬底中刻蚀图形的线宽逐渐接近目标尺寸，避免因批次衬底中各衬底上光刻图形形貌差异、刻蚀设备的性能不稳定以及刻蚀条件等因素造成的形成于衬底中刻蚀图形的尺寸或者形貌存在差异，提高了对刻蚀工艺的控制力，进而提高刻蚀精度。