[发明专利]基于边界扫描的芯片连接测试系统及其方法

说明书

技术领域

本发明涉及一种芯片连接测试系统及其方法，尤其涉及一种改良边界扫描自适应算法对芯片连接测试的系统及其方法。

背景技术

现有边界扫描（Boundary Scan）技术具有多种应用，例如存储器编程（memory programming）、芯片引脚电性连接检测…等，对于芯片引脚电性连接检测即是电路板上支持JTAG1149.1规范的至少两个芯片串行连接成一个边界扫描链（Boundary Scan Chain），首先控制数据输入芯片的引脚呈现各种组合数据，然后判断数据输出芯片的引脚是否与控制数据输入芯片的引脚呈现相同组合数据，即可以检测出数据输入芯片与数据输出芯片的引脚电性连接是否正常。

通常边界扫描链上的边界扫描单元（Boundary Scan Cell）总数可以达到数千个，而且芯片的引脚之间的电性连接很复杂，故为了实现芯片引脚电性连接的检测需要对检测数据进行大量搭配组合，但这也造成在数据推送过程耗费很长时间，但是如果盲目减少扫描向量的个数，又会造成故障遗漏、不同故障混淆或多种故障混合的问题。

为了解决上述问题且达到测试时间与测试完备性上的平衡，目前最实用的测试算法即为自适应算法（Adaptive Algorithm），自适应算法是先使用一种快速算法迅速检测出故障电性连接的引脚，然后对故障电性连接的引脚再次使用走步1算法（step 1 algorithm）精确定位故障原因。

自适应算法兼顾了测试时间与测试完备性，并且具备检测混合故障的能力，但是在检测电性连接的引脚之间“逻辑与（AND）短路”与检测电性连接的引脚产生全面性短路则是具有明显的缺陷。

综上所述，可知现有技术中长期以来一直存在以自适应算法进行芯片引脚电性连接检测仍存在缺陷的问题，因此有必要提出改进的技术手段，来解决这一问题。

发明内容

有鉴于现有技术存在以自适应算法进行芯片引脚电性连接检测仍存在缺陷的问题，本发明遂揭露一种基于边界扫描的芯片连接测试系统及其方法，其中：

本发明所揭露的基于边界扫描的芯片连接测试系统，其包含：第一检测芯片、第二检测芯片以及数据解析装置。

其中，输入数据组自测试数据输入引脚（Test Data Input，TDI）开始推送且通过第一检测芯片内的边界扫描单元推送至第一检测芯片的至少一个数据输出引脚。

第二检测芯片的至少一个数据输入引脚分别与对应的数据输出引脚电性连接，并由数据输出引脚更新数据输入引脚的输出数据组，通过第二检测芯片内的边界扫描单元推送输出数据组至第二检测芯片的测试数据输出引脚（Test Data Output，TDO）。

数据解析装置与测试数据输入引脚电性连接且与测试数据输出引脚电性连接，数据解析装置将标准数据组转为输入数据组并提供至测试数据输入引脚，且数据解析装置自测试数据输出引脚获得输出数据组，并将输出数据组转换为比对数据组，标准数据组包含多组标准数据，每一组标准数据分别与数据输出引脚对应且每一组标准数据包含第一标准数据、第二标准数据以及第三标准数据，比对数据组包含多组比对数据，每一组比对数据分别与数据输入引脚对应且每一组比对数据包含第一比对数据、第二比对数据以及第三比对数据，数据解析装置用以进行下列数据解析：

依据标准数据与比对数据判断数据输出引脚与数据输入引脚电性连接为不正常连接时，进行下列数据解析：

当比对数据的第一比对数据、第二比对数据以及第三比对数据皆为1或0时，则数据输出引脚与数据输入引脚之间具有开路故障；

当比对数据的第一比对数据以及第二比对数据皆为0或1且比对数据的第三比对数据不全为0或1时，则数据输出引脚与数据输入引脚之间皆为AND短路或者逻辑或（OR）短路；

当比对数据相同且为标准数据经过逻辑运算AND或是OR的结果，则与比对数据相同对应的数据输出引脚与数据输入引脚之间具有AND短路或OR短路；及

当比对数据相同且不为标准数据经过逻辑运算AND或是OR的结果，则表示具有混合故障，混合故障包含开路故障、AND短路及OR短路的组合，以进行下列数据解析：

当第一比对数据皆为0时，在第二比对数据中找出数据为0的位置，则与位置数对应的数据输出引脚与数据输入引脚之间具有AND短路；

当第二比对数据皆为1时，在第一比对数据中找出数据为1的位置，则与位置数对应的数据输出引脚与数据输入引脚之间具有OR短路；及