[发明专利]基于边界扫描的芯片连接测试系统及其方法

权利要求书

1.一种基于边界扫描的芯片连接测试系统，其特征在于，包含：

第一检测芯片，输入数据组自所述第一检测芯片的测试数据输入引脚开始推送且通过所述第一检测芯片内的边界扫描单元推送至所述第一检测芯片的至少一个数据输出引脚；

第二检测芯片，所述第二检测芯片的至少一个数据输入引脚分别与对应的所述数据输出引脚电性连接，并由所述数据输出引脚更新所述数据输入引脚的输出数据组，通过所述第二检测芯片内的边界扫描单元推送所述输出数据组至所述第二检测芯片的测试数据输出引脚；及

数据解析装置，所述数据解析装置与所述测试数据输入引脚电性连接且与所述测试数据输出引脚电性连接，所述数据解析装置将标准数据组转为所述输入数据组并提供至所述测试数据输入引脚，且所述数据解析装置自所述测试数据输出引脚获得所述输出数据组，并将所述输出数据组转换为比对数据组，所述标准数据组包含多组标准数据，每一组标准数据分别与所述数据输出引脚对应且每一组标准数据包含第一标准数据、第二标准数据以及第三标准数据，所述比对数据组包含多组比对数据，每一组比对数据分别与所述数据输入引脚对应且每一组比对数据包含第一比对数据、第二比对数据以及第三比对数据，所述数据解析装置用以进行下列数据解析：

依据所述标准数据与所述比对数据判断所述数据输出引脚与所述数据输入引脚电性连接为不正常连接时，进行下列数据解析：

当所述比对数据的所述第一比对数据、所述第二比对数据以及所述第三比对数据皆为1或0时，则所述数据输出引脚与所述数据输入引脚之间具有开路故障；

当所述比对数据的所述第一比对数据以及所述第二比对数据皆为0或1且所述比对数据的所述第三比对数据不全为0或1时，则所述数据输出引脚与所述数据输入引脚之间皆具有逻辑与短路或逻辑或短路；

当所述比对数据相同且为所述标准数据经过逻辑运算与或是或的结果，则与所述比对数据相同对应的所述数据输出引脚与所述数据输入引脚之间具有逻辑与短路或逻辑或短路；及

当所述比对数据相同且不为所述标准数据经过逻辑运算与或是或的结果，则表示具有混合故障，所述混合故障包含开路故障、逻辑与短路及逻辑或短路的组合。

2.如权利要求1所述的基于边界扫描的芯片连接测试系统，其特征在于，依据所述标准数据与所述比对数据判断所述数据输出引脚与所述数据输入引脚电性连接为不正常连接是通过最大独立性算法或是计数补偿算法以进行所述数据输出引脚与所述数据输入引脚电性连接为不正常连接的判断。

3.如权利要求1所述的基于边界扫描的芯片连接测试系统，其特征在于，当所述比对数据相同且不为所述标准数据经过逻辑运算与或是或的结果，则表示具有混合故障，这时进行下列数据解析：

当所述第一比对数据皆为0时，在所述第二比对数据中找出数据为0的位置，则与位置数对应的所述数据输出引脚与所述数据输入引脚之间具有逻辑与短路；

当所述第二比对数据皆为1时，在所述第一比对数据中找出数据为1的位置，则与位置数对应的所述数据输出引脚与所述数据输入引脚之间具有逻辑或短路；及

取出所述第一比对数据皆为0的所述第二比对数据，以及取出所述第二比对数据皆为1的所述第一比对数据，比对被取出的所述第二比对数据与所述第一比对数据以找出不相同数据的位置，则与位置数对应的所述数据输出引脚与所述数据输入引脚之间具有开路故障。

4.如权利要求1所述的基于边界扫描的芯片连接测试系统，其特征在于，所述标准数据组的所有所述第一比对数据形成单位矩阵。

5.如权利要求1所述的基于边界扫描的芯片连接测试系统，其特征在于，所述标准数据组的所有所述第二比对数据形成主对角线为0且其余元素为1的方阵。