[发明专利]半导体器件及其制造方法在审
| 申请号： | 201210345742.9 | 申请日： | 2012-09-17 |
| 公开（公告）号： | CN103681844A | 公开（公告）日： | 2014-03-26 |
| 发明（设计）人： | 王桂磊;李俊峰;赵超 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336 |
| 代理公司： | 北京蓝智辉煌知识产权代理事务所(普通合伙) 11345 | 代理人： | 陈红 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
1.一种半导体器件，包括：衬底上的栅极堆叠结构、栅极堆叠结构两侧衬底中的源漏区、栅极堆叠结构两侧衬底上的栅极侧墙，其特征在于：源漏区和栅极侧墙上具有多层结构的应力衬层，至少包括第一衬层、第二衬层、第三衬层。
2.如权利要求1的半导体器件，其中，对于PMOS而言，第二衬层的应力大于第一和/或第三衬层。
3.如权利要求1的半导体器件，其中，第一衬层和/或第三衬层为氧化硅、氮化硅、氮氧化硅及其组合。
4.如权利要求1的半导体器件，其中，第二衬层为氮化硅、DLC及其组合。
5.如权利要求1的半导体器件，其中，第一衬层和/或第三衬层的厚度为1～10nm，第二衬层的厚度为20～30nm。
6.如权利要求1的半导体器件，其中，第二衬层的应力为4～10GPa。
7.一种半导体器件制造方法，包括：
在衬底上形成栅极堆叠结构；
在栅极堆叠结构两侧衬底中形成源漏区以及在栅极堆叠结构两侧的衬底上形成栅极侧墙；
在源漏区和栅极侧墙上依次形成第一衬层、第二衬层、第三衬层，构成多层结构的应力衬层。
8.如权利要求8的半导体器件制造方法，其中，通过LPCVD、PECVD、HDPCVD、MBE、ALD、磁控溅射、磁过滤脉冲阴极真空弧放电(FCVA)技术形成多层结构的应力衬层。
9.如权利要求8的半导体器件制造方法，其中，第一衬层和/或第三衬层为氧化硅、氮化硅、氮氧化硅及其组合。
10.如权利要求8的半导体器件制造方法，其中，第二衬层为氮化硅、DLC及其组合。
11.如权利要求8的半导体器件制造方法，其中，第一衬层和/或第三衬层的厚度为1～10nm，第二衬层的厚度为20～30nm。
12.如权利要求8的半导体器件制造方法，其中，对于PMOS而言，第二衬层的应力大于第一和/或第三衬层。
13.如权利要求8的半导体器件制造方法，其中，第二衬层的应力为4～10GPa。
14.如权利要求8的半导体器件制造方法，其中，栅极堆叠结构为假栅极堆叠结构，并且形成多层结构的应力衬层之后进一步包括步骤：在应力衬层上形成层间介质层；去除假栅极堆叠结构，在层间介质层中留下栅极沟槽；在栅极沟槽中形成最终的栅极堆叠结构。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210345742.9/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
