[发明专利]垂直双扩散金属氧化物半导体场效应晶体管器件制造方法

说明书

技术领域

本发明涉及半导器件和体集成电路，特别涉及在同一衬底上集成高压功率器件和低压器件的技术。

背景技术

本发明所称的高压功率器件（或称为大功率器件、高压器件等），通常指的是VDMOSFET（垂直双扩散金属氧化物半导体场效应晶体管）器件，低压器件通常指CMOSFET(互补金属氧化物半导体场效应晶体管)和/或双极型（Bipolar）晶体管器件。

传统的集成电路通常用于小信号处理，实现信号整形放大、逻辑运算、传输存储等信号处理功能，实际系统中还需要分离的功率器件实现功率驱动。前者通常称为低压器件（或小功率器件），后者称为高压功率器件。随着集成电路技术的不断进步，前者的集成度越来越高，后者的功率需求越来越大。近年来，为适应集成电路内既有小信号处理电路又有功率驱动器件的要求，出现了各种功率集成电路，将高、低压器件集成在同一衬底芯片上，使得“信息”和“功率”合为一体。

为了实现在同一芯片上集成高压功率器件和低压控制电路，人们在高、低压器件集成技术领域作了深入的研究并取得了长足进步。现有技术的主要工艺有两种：一种是BCD工艺，即可集成Bipolar、CMOS、DMOS(double-diffusion metal-oxide-semiconductor)的工艺技术。另一种是CMOS工艺，即在原有的CMOS工艺下集成高压功率器件，目前前者相对于后者更为普遍。随着高、低压器件集成工艺技术的发展，器件隔离和降低器件之间的串扰成为功率集成电路中的主要问题。就目前技术而言，主要的隔离方式有三种：结隔离、自隔离和介质隔离，介质隔离可以很好的抑制衬底效应和泄漏电流，但是工艺过于复杂、成本高。然而结隔离可实现性能和成本的折中，是目前使用最为普遍的隔离技术。

在高、低压器件集成工艺技术中，低压器件主要是CMOS器件和Bipolar器件，减少掩膜版次和工艺步骤，降低难度以及降低成本是设计的重点。高压功率器件主要用作开关，它占据了芯片的大部分面积，因此高压功率器件是整个芯片设计的关键。DMOSFET（双扩散金属氧化物半导体场效应晶体管）由于其高速开关特性、大电流驱动能力、低导通电阻和高击穿电压，在高压功率器件中被广泛应用。DMOSFET主要有两种类型，一种就是VDMOSFET，另一种为LDMOSFET（横向双扩散金属氧化物半导体场效应晶体管）。

VDMOSFET具有高电流密度、低导通电阻和高击穿电压，但是采用CZ（直拉法）硅作为衬底制作的VDMOSFET，由于CZ硅掺杂浓度较高，需要外延，用外延层作为漂移区，一般耐压值只有60-100V。器件耐压与漂移区厚度成正比，需要的耐压越高，漂移区就越厚，从而需要更厚的外延层，不但工艺复杂，成本也相应增加。就目前的工艺技术，这种VDMOSFET器件耐压通常低于200V。LDMOSFET由于能够满足更高耐压的需求，更容易与CMOS工艺兼容而被广泛采用，但是更高的耐压，需要更长的漂移区，导致占用芯片面积大，成本高，而且导通电阻较大。

VDMOSFET器件无论是作为分离器件或集成电路中的大功率器件，包括P沟道器件和N沟道器件，这两种器件衬底材料类型有所不同，制造工艺相同或相应。由于在当前半导体技术条件下，衬底中电子的漂移率远大于空穴的漂移率，绝大多数VDMOSFET器件采用N型衬底材料制作，下面的描述也以N型衬底为例进行说明，本领域技术人员应当明白，本发明并不局限于N型衬底材料，其技术原理同样适用于P型衬底材料。

图1示出了现有技术的VDMOSFET结构示意图。在N型衬底802正面的器件功能区包括Pbody（P型体硅）702、N型外延层801，以及接触区502、终端截止环601等。在这些功能区下面有外延层801作为器件的漂移区，衬底背面通过N型高掺杂注入形成注入区603。图1中，S为源极、D为漏极、G为栅极，其他图标分别为场氧101、钝化层102、栅氧201、多晶栅301、金属电极401。图1所示器件，采用CZ硅衬底制作，外延层801为器件漂移区，器件耐压与其厚度成正比，要提高耐压势必增加漂移区801厚度，将导致成本增加，通常器件耐压值只有60-100V。

图2为包括VDMOSFET的集成高、低压器件的集成电路结构剖面图，除了上面描述的VDMOSFET，还包括CMOS低压器件，即LV-NMOSFET和LV-PMOSFET。图2中，衬底正面功能区还包括N+隐埋层602、P外延层703，P阱701。这种高、低压器件集成工艺技术同样采用CZ硅制作高压器件，由于CZ法制作的硅片掺杂浓度高，需要外延。图中N型外延层801作为漂移区起耐压作用。