[发明专利]一种数字脉冲宽度调制器电路

说明书

 

技术领域

本发明涉及一种数字脉冲宽度调制器电路，用于数字控制DC-DC变换器中，为主电路中的功率开关器件提供稳定占空比的方波控制信号，以控制Buck变换器中功率器件的开关时间，属于电子技术领域。

背景技术

在直流输出的功率变换电路中，通常有两种主要控制手段：模拟控制和数字控制。数字控制环路在DC-DC功率变换器中有许多模拟控制方法所不具备的优势，比如：数字进程的易建立性、低功耗、防止工艺和外界干扰所带来的偏差等等。数字控制电路主要由以下几个部分构成：模数转换器（ADC）、数字补偿器（DPID）以及数字脉冲宽度调制器（DPWM）。

为了让整体环路控制能够有一个较好的性能，在设计数字脉冲宽度调制器时，需要重点考虑的指标为分辨率、线性度以及功耗。一般应用于数字DC-DC变换器中的DPWM都需要满足以下几个条件： 1. 为了避免极限环的产生，DPWM的有效精度需高于ADC的有效精度，从经验数据上显示，DPWM的有效精度至少需要比ADC高4bit，对于6bit的ADC，DPWM可设计为10bit；2. 为了使数字DC-DC变换器达到较高的响应，DPWM自身也需要尽可能高的响应速度；3. DPWM最好能够达到线性单调，以保证极限环不会出现。

现在国内外的DPWM一般有以下几种结构：计数器型DPWM、延迟链型DPWM、抖动型DPWM、混合型DPWM。前三种DPWM都有各自的相对较大的缺陷。计数器型DPWM往往需要很高的外部时钟来控制，如果精度要求很高，那么时钟频率甚至达到数百MHz乃至数GHz；；延迟链型DPWM在实现高精度电路结构时，往往需要耗费过大的面积与功耗；而抖动型DPWM依靠数个周期的平均占空比实现调节，制约了响应速度的提高。

目前最先进的DPWM常采用混合结构设计，即结合传统的计数器型结构和延迟链型结构的一种结构。从功能上来说，混合结构的DPWM由两部分组成，粗调模块和细调模块，由图1所示。DPWM的输入为一串二进制码DIN[N:0]，二进制码的高位DIN[N:m]输入粗调模块，低位DIN[m:0]输入细调模块。图1所示DPWM的高位确定粗调的占空比大小，而低位主要作用是在高位确定的占空比下进行细调，得到精确的占空比波形。在粗调模块中，计数器按照输入高频时钟f_C进行计数，当其输出到达DIN[N:m]后，粗调模块输出信号CLK_in，输入细调模块的延迟链中。在理想的电路中，需要每个延迟单元的延迟时间的大小相同，即最小精度。DIN[m:0]可通过一个多路复用器来选择不同的延迟路径，从而选择出对应的延迟时间。多路复用器的输出用来触发RS触发器，在DC-DC系统的系统时钟作用下，得到所需要的占空比。

混合结构的DPWM可以有两种方式实现：数模混合方式或者全数字方式。两者最大的差别在于延迟链的设计：前者为模拟延迟链，由延迟锁相环控制每一个延迟单元的延迟时间，其中包含一个电荷泵，通过电荷泵的充电放电来调整延迟时间；而后者为全数字延迟链，同样是通过改变每个延迟单元的延迟单元来进行控制，但是不存在电荷泵等结构。前者往往会产生巨大的功耗，对于低功耗设计相当不利。而且数模混合电路的仿真往往比较复杂，设计出的数字模块很大程度上会对模拟模块进行干扰，使其在实际工作时偏离理想情况。因此全数字结构的设计在总体性能上来说占据优势。

不过，数字延迟单元的控制延时方式与模拟单元相差较大。模拟单元可以连续地对延时进行调控，而数字单元只能进行离散调整，这样在设计时就会给每个单元的延时校准带来难度，考虑到工艺、电压和温度偏差带来的延迟单元的延迟变化，线性度受到了较大限制。目前常见的调控方法就是通过一种算法来调控，让整个延迟链的传输时间达到一个大概值，最多只能让其中某一些延迟单元的延迟时间达到一致，线性度也只是某一段区间达到良好。另外，这种算法没有考虑实际操作过程中工艺的偏差所造成的每个延迟单元的不匹配。

发明内容

本发明所要解决的技术问题是提供一种数字脉冲宽度调制器电路，它具有低功耗、面积小、精度高以及线性度高等优点，相比传统的数字脉冲宽度调制器，本发明可实现更精细的分辨率，并不受工艺、温度、电压变化影响。

本发明是通过采用下述技术方案实现的：

一种数字脉冲宽度调制器电路，包括粗调模块和细调模块，其特征在于：还包括有RS触发器，所述粗调模块中包括有5位计数器和5位比较器，所述细调模块包括有延迟链、“5选32”多路复用器和全数字逻辑控制模块；