[发明专利]一种分裂栅型沟槽功率MOS器件

说明书

技术领域

本发明涉及MOS器件版图边缘设计领域，具体涉及一种应用在低、中压器件中沟槽结构同终端结构连通的分裂栅型沟槽功率MOS器件。 

背景技术

在20世纪九十年代，功率沟槽MOS场效应晶体管（Power Trench MOSFET）的发展和工业化技术的主要研究方向，主要在最小化低压功率器件的正向导通电阻（Ron）。今天，功率沟槽MOS器件的结构已经适用于大多数功率MOSFET的应用中，并且器件的特性不断地接近硅材料的一维限制（表述了器件漂移区特征导通电阻和关断态时击穿电压的理论关系）。降低表面电场REduced SURface Field（RESURF）技术的提出，可以令击穿电压为600V的功率沟槽MOS器件超过硅材料的一维限制。接着依据RESURF的工作原理，又出现分裂栅型沟槽（Split-Gate Trench）MOSFET器件结构，可以在等比例缩小的30V左右的低压下超过硅材料的一维限制。因此，分裂栅型沟槽MOS器件在低、中压（20~200V）范围内，拥有较低的正向导通电阻，占有明显的优势。 

但是，当前的分裂栅型沟槽MOSFET器件版图中的边缘处设计仍然存在问题，从结构上需要多次工艺和多块光刻板来配合完成，但是仍很难保证器件终端的承受电压，不仅增加了器件的制作成本，还降低了器件的工作可靠性。 

公开号为US8013391B2的美国专利《Power Semiconductor Devices With Trenched ShieldedSplit Gate Transistor And Methods Of Manufacture》，公开了分裂栅型沟槽功率MOS器件的元胞结构设计及器件版图布局设计（该美国专利申请说明书附图的图27）。器件版图边缘设计原则为：有源区中的沟槽同终端保护环平行时，两者间距与元胞内台面宽度等距；终端保护环为弧线时，有源区中的沟槽同终端保护环最近距离，为元胞内台面的半个宽度。该器件存在的问题是，器件容易发生提前击穿，且击穿点发生在最外侧元胞同终端保护环之间最近的位置。 

发明内容

本发明的目的在于提供一种有效提高击穿电压的分裂栅型沟槽功率MOS器件。 

本发明的目的是这样实现的： 

分裂栅型沟槽功率MOS器件，有源区中沟槽结构同终端结构连通，有源区中的台面是两端为半圆形的长条结构，半圆形的直径同台面宽度相同。 

分裂栅型沟槽功率MOS器件的终端保护环和分裂栅型沟槽功率MOS器件的元胞结构在同一层光刻板。 

本发明的有益效果在于： 

本发明中分裂栅沟槽功率MOS器件为沟槽包围台面结构，这样可以保证器件的有源区台面结构一致，优化器件内台面结构中的电场分布，从而整体上提高分裂栅型沟槽功率MOS器件的击穿电压。 

附图说明

图1为已经公开的分裂栅型沟槽MOS功率器件版图的边缘结构示意图； 

图2为图1中的A-A`区域对应的三维模型； 

图3本发明公开的分裂栅型沟槽MOS功率器件的版图边缘结构示意图； 

图4图3中的B-B`区域对应的三维模型； 

图5图3中的C-C`横截面示意图； 

图6本发明与已有发明结构的击穿电压仿真曲线对比示意图； 

图7本发明与已有发明硅体内最大电场强度分布对比示意图； 

图8本发明与已有发明硅体内最大碰撞电离率分布对比示意图。 

具体实施方式

下面结合附图对本发明做进一步描述： 

本发明提出了分裂栅型沟槽功率MOS器件版图边缘设计，特别设计器件元胞中沟槽结构同终端结构连通，且有源区中台面结构为两端等直径半圆的长条结构。在不增加工艺步骤及光刻板的同时，节省了工艺步骤，保证器件的击穿电压，提高了器件的工作可靠性。 

在分裂栅型沟槽功率MOS器件的研究中发现，当沟槽深度一定时，分裂栅型沟槽功率MOS器件的击穿电压主要受器件有源区沟槽的间距影响。传统分裂栅MOS器件，为台面包围沟槽结构，在器件的拐角处，由于终端沟槽同有源区沟槽间距变化较大（如图1所示），直接影响台面中电场分布的平坦化，从而降低分裂栅型沟槽MOS器件的击穿电压。而本发明中分裂栅沟槽功率MOS器件为沟槽包围台面结构，这样可以保证器件的有源区台面结构一致，优化器件内台面结构中的电场分布，从而整体上提高分裂栅型沟槽功率MOS器件的击穿电压。