[发明专利]硅通孔壁上制作苯并环丁烯树脂电介质层的方法

说明书

技术领域

本发明涉及集成电路制造和封装技术领域，特别涉及一种硅通孔壁上制作苯并环丁烯树脂电介质层的方法。

背景技术

近年来，随着电子产品向着小型化、高性能、多功能的方向发展，对集成电路制造和电子系统集成技术提出了更高的要求。在一块芯片上集成尽可能多的功能成为集成电路设计与制造的重要目标，然而，随着集成电路特征尺寸的缩小、芯片功能的增加以及芯片尺寸的增大，成本增加、热管理难度增大等关键问题逐渐暴露出来。在平面芯片上集成众多功能的系统级芯片（System on a Chip，简称“SoC”）的开发成本越来越令人难以承受，这就需要利用三维封装来实现多功能系统的集成，以满足消费、汽车和医疗电子领域，尤其是便携式设备的大规模市场应用的需求。

三维封装有封装堆叠（Package-on-Package，简称“POP”）和芯片叠层封装两种方式。封装堆叠技术通过堆叠薄小外形封装（Thin Small Outline Package，简称“TSOP”）或基于传统封装技术的芯片尺寸封装（Chip Scale Package，简称“CSP”）来获得，然而，芯片之间较长的互连线限制了封装堆叠的高频高速性能。目前主流电子产品中的芯片叠层封装采用引线键合技术，而基于圆片制造技术的硅通孔互连（Through Silicon Vias，简称“TSV”）技术越来越受到了半导体制造业和众多研究机构的关注。TSV技术通过在圆片上制作出垂直互连通孔来实现上下芯片之间的电互连，相对于引线键合和倒装焊等工艺，硅通孔互连技术能够使芯片在三维方向上堆叠密度最大、芯片之间的互连线最短、外形尺寸最小，可以有效地实现3D芯片层叠，制造出结构更复杂、性能更强大、更具成本效率的封装，因而成为目前电子封装技术中最引人注目的一种技术。

在硅通孔（TSV）技术中，通过刻蚀技术形成通孔之后，由于硅的导电性，必须在硅衬底与导电填充材料之间形成电介质层。理想的电介质层应该具有高的击穿电压、没有漏电流、良好的覆盖率与平整度、低应力，以及工艺兼容性等特点。

传统硅通孔工艺中通常使用无机材料，如氧化硅，作为电介质层。氧化硅可以使用等离子体增强化学气相沉积法（Plasma Enhanced Chemical Vapor Deposition，简称“PECVD”）淀积到硅通孔内壁上，反应气流（比如：硅烷SiH₄、氧气O₂和氩气Ar的混合气体）经过强电场电离产生等离子体，这些活性基团经过一系列化学和等离子体反应，在硅通孔内壁形成固态二氧化硅薄膜。这是因为氧化硅在硅通孔内制作方便，与IC工艺兼容。但是等离子体增强化学气相沉积法（PECVD）费用较高，不利于降低成本，而且用氧化层作为电介质层不利于应力的释放，容易造成可靠性方面的问题。一种改进的低温等离子加强的四乙氧基硅烷淀积（Plasma Enhanced TEOS，简称“PETEOS”）法，使用四乙氧基硅烷（分子式为Si(OC₂H₅)₄，TEOS）作为反应气体,淀积在电容耦合平行板反应器中进行，径向TEOS气流通过硅通孔，通过等离子体增强化学气相沉积技术在硅通孔内淀积氧化层。与前述的使用硅烷作为反应气体的PECVD相比，PETEOS反应温度更低（<200℃），形成的二氧化硅薄膜覆盖性更好，而且具有更低的漏电流。但该方法工艺复杂，设备成本高，而且这种氧化层同样不利于应力的释放，容易造成可靠性方面的问题。

除了用氧化硅层做电介质层外，有文献报道了用聚对二甲苯（parylene）做硅通孔（TSV）电介质层。聚对二甲苯（parylene）具有低介电常数、高介电强度以及高机械耐久性，是一种非常好的电绝缘材料。但是聚对二甲苯（parylene）需通过气相聚合方法淀积到硅通孔壁上，工艺相对复杂，成本较高。利用聚对二甲苯（parylene）做硅通孔（TSV）电介质层的步骤包括：固态环状对二甲苯二聚体在真空和150℃条件下升华为气态环状二聚体；进入650℃反应腔后，气态环状二聚体裂解成活性中间体对二亚甲基苯；活性中间体进入不高于凝聚温度的真空沉积室内，吸附在TSV孔壁上，聚合形成线型高分子聚对二甲苯薄膜。该方法工艺较复杂，需要专门的聚对二甲苯气相反应沉积装置，成本较高，可靠性上也存在一些问题。

综上所述，目前制造硅通孔内电介质层的方法，大多使用成本较高的PECVD法，使用硅的氧化物或氮化物作电介质层，应力难以得到释放，容易产生可靠性方面的问题。而在TSV孔壁沉积聚对二甲苯（Parylene）也存在工艺复杂、成本较高以及可靠性方面的问题。