[发明专利]一种多芯片封装结构及其封装方法

说明书

技术领域

本发明涉及集成电路领域，更具体的说，涉及一种多芯片封装结构及其封装方法。

背景技术

在半导体产业中，集成电路的生产主要可分为三个阶段：集成电路的设计、集成电路的制作以及集成电路的封装。在集成电路的制作中，芯片由晶圆制作、形成集成电路以及切割晶圆等步骤完成。当晶圆内部的集成电路完成之后，再在晶圆上配置有多个焊垫，以使最终由晶圆切割所形成的芯片可经由这些焊垫而向外电连接于一承载器。承载器例如为一引线框架或者一封装基板。芯片可以打线接合或者覆晶接合的方式连接至承载器上，使得芯片的这些焊垫可电连接于承载器的接点，以构成一芯片封装结构。

以引线框架为芯片承载件的半导体封装件，例如四方扁平式半导体封装件或者四方扁平无管脚式半导体封装件等，其制作方式均是在一具有载片台及多个引脚的引线框架上粘置该半导体芯片，并且通过多条接合引线电连接所述芯片表面上的接触焊垫和与其对应的多个引脚，然后以封装胶体（塑胶壳）包覆所述芯片以及接合引线而形成一半导体封装件。

衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1越好。

参考图1A，所示为采用现有技术的一种应用于功率集成电路的多芯片封装结构的俯视图，以及图1B所示的图1A所示的多芯片封装结构的剖面图。在该封装结构中，分立的芯片102（功率器件，如MOSFET晶体管等）和芯片103（控制电路）平行排列于引线框架的载片台101-2上；然后，芯片的焊垫104通过一组键合引线105连接至相应的引线框架的引脚101-1，以来实现芯片与外部PCB板的连接。显然，采用这种芯片封装结构，封装体的面积需要大于两个分立的芯片102和芯片103的面积之和。因此，封装面积很大，相应的成本也非常高。

参考图2A，所示为采用现有技术的另一种应用于功率集成电路的多芯片封装结构的俯视图，以及图2B所示的图2A所示的多芯片封装结构的剖面图。与图1A所示的功率集成电路不同，为了减小封装面积，将功率器件和控制电路集成于一颗单一的芯片202中。但是这样的封装结构对制造工艺的要求非常严格和高规格。芯片的制造工艺非常复杂，对芯片的设计要求也非常高，成本相应也非常高。

发明内容

有鉴于此，本发明的目的在于提供一种新颖的功率集成电路的芯片封装结构，以解决现有技术中的封装面积过大，成本过高以及制造工艺复杂的问题。

依据本发明一实施例的多芯片封装结构，包括n个芯片，以及一具有一载片台和一组引脚的引线框架，其中，n为不小于2的整数，每一所述芯片的上表面包括一组焊垫；

所述n个芯片依次堆叠排列于所述载片台之上；并且，所述芯片部分覆盖下层一所述芯片，以使下层所述芯片上的所述焊垫裸露；

还包括一组第一键合引线和一组第二键合引线；所述第二键合引线用以将其中一所述芯片上的焊垫连接至另一所述芯片上的焊垫；所述第一键合引线用以将所述焊垫连接至所述引脚。

进一步的，还可以包括至少一个隔离层；所述隔离层位于两个所述芯片芯片，所述隔离层部分覆盖下层所述芯片，以使所述芯片的所述焊垫裸露。

在该实施例中，n个所述芯片中可以包括至少一个功率器件芯片和一控制芯片，所述功率器件芯片包括至少一个功率器件，所述控制芯片包括控制和驱动电路。其中，面积较大的一功率器件芯片直接位于所述载片台的上方，并且所述功率器件芯片的面积略小于所述载片台的面积。

在该实施例中，n个所述芯片中还包括一功率器件芯片和一混合芯片，所述功率器件芯片包括至少一个功率器件，所述混合芯片包括控制和驱动电路以及至少一个功率器件。其中，所述功率器件芯片直接位于所述载片台的上方，并且所述功率器件芯片的面积略小于所述载片台的面积。

进一步的，所述控制芯片的驱动信号焊垫通过一所述第二键合引线连接至所述功率器件芯片的控制端焊垫。

进一步的，所述引脚分布在所述引线框架的侧边，并且，其中一承受大电压或者大电流的引脚位于所述一组引脚的最外侧。与所述承受大电压或者大电流的引脚相邻的另一所述引脚可以设置为空置。

在该实施例中，多芯片封装结构还包括一塑封壳，以覆盖所述n个芯片、所述隔离层、所述第一键合引线和所述第二键合引线，以及所述引线框架，并使所述引线框架的引脚部分裸露。

依据本发明一实施例的一种多芯片封装方法，包括以下步骤：

将n个芯片依次间隔，堆叠排列于一引线框架的载片台上；

并使上一层的所述芯片部分覆盖下一层的所述芯片，以使下一层的所述芯片上的焊垫裸露；