[发明专利]一种多芯片封装结构及其封装方法

权利要求书

1.一种多芯片封装结构，其特征在于，包括n个芯片，以及一具有一载片台和一组引脚的引线框架，其中，n为不小于2的整数，每一所述芯片的上表面包括一组焊垫；

所述n个芯片依次堆叠排列于所述载片台之上；并且，所述芯片部分覆盖下层一所述芯片，以使下层所述芯片上的所述焊垫裸露；

还包括一组第一键合引线和一组第二键合引线；所述第二键合引线用以将其中一所述芯片上的焊垫连接至另一所述芯片上的焊垫；所述第一键合引线用以将所述焊垫连接至所述引脚。

2.根据权利要求1所述的多芯片封装结构，其特征在于，还包括至少一个隔离层，每一所述隔离层位于两个所述芯片之间，并且，每一所述隔离层部分覆盖下层所述芯片，以使所述芯片的所述焊垫裸露。

3.根据权利要求2所述的多芯片封装结构，其特征在于，所述隔离层为（n-1）个，所述n个芯片和所述（n-1）个隔离层相互间隔，依次堆叠排列于所述载片台之上。

4.根据权利要求1所述的多芯片封装结构，其特征在于，n个所述芯片中包括至少一个功率器件芯片和一控制芯片，所述功率器件芯片包括至少一个功率器件，所述控制芯片包括控制和驱动电路。

5.根据权利要求4所述的多芯片封装结构，其特征在于，所述至少一个功率器件芯片中面积较大的一功率器件芯片直接位于所述载片台的上方，并且所述功率器件芯片的面积略小于所述载片台的面积。

6.根据权利要求1所述的多芯片封装结构，其特征在于，n个所述芯片中包括一功率器件芯片和一混合芯片，所述功率器件芯片包括至少一个功率器件，所述混合芯片包括控制和驱动电路以及至少一个功率器件。

7.根据权利要求6所述的多芯片封装结构，其特征在于，所述功率器件芯片直接位于所述载片台的上方，并且所述功率器件芯片的面积略小于所述载片台的面积。

8.根据权利要求4或者6所述的多芯片封装结构，其特征在于，所述控制芯片的驱动信号焊垫通过一所述第二键合引线连接至所述功率器件芯片的控制端焊垫。

9.根据权利要求1所述的多芯片封装结构，其特征在于，所述引脚分布在所述引线框架的侧边，并且，其中一承受大电压或者大电流的引脚位于所述一组引脚的最外侧。

10.根据权利要求9所述的多芯片封装结构，其特征在于，与所述承受大电压或者大电流的引脚相邻的另一所述引脚空置。

11.根据权利要求2所述的多芯片封装结构，其特征在于，所述隔离层为环氧树脂层或者镀膜层。

12.根据权利要求1所述的多芯片封装结构，其特征在于，还包括一塑封壳，以覆盖所述n个芯片、所述第一键合引线和所述第二键合引线，以及所述引线框架，并使所述引线框架的引脚部分裸露。

13.根据权利要求2所述的多芯片封装结构，其特征在于，还包括一塑封壳，以覆盖所述n个芯片、所述隔离层、所述第一键合引线和所述第二键合引线，以及所述引线框架，并使所述引线框架的引脚部分裸露。

14.一种多芯片封装方法，其特征在于，包括，

将n个芯片依次间隔，堆叠排列于一引线框架的载片台上；其中，n为不小于2的整数；

并使位于上一层的所述芯片部分覆盖下一层的所述芯片，以使下一层的所述芯片上的焊垫裸露；

通过一组第一键合引线将所述芯片上的焊垫连接至所述引线框架的引脚；

通过一组第二键合引线将一所述芯片上的焊垫连接至另一所述芯片上的焊垫；

通过一塑封壳将所述芯片，所述第一键合引线、所述第二键合引线和所述引线框架进行塑封，以使所述引线框架的部分引脚裸露。

15.根据权利要求14所述的多芯片封装方法，其特征在于，还包括：

在相邻的两个所述芯片之间设置一隔离层；

所述隔离层部分覆盖下一层的所述芯片，以使下一层的所述芯片上的焊垫裸露。

16.根据权利要求14所述的多芯片封装方法，其特征在于，n个所述芯片中包括至少一个功率器件芯片和一控制芯片，所述功率器件芯片包括至少一个功率器件，所述控制芯片包括控制和驱动电路。