[发明专利]用于连续时间Σ-Δ调制器的过度回路延迟补偿

权利要求书

1.一种设备，其包括：

加法器，其具有第一输入和第二输入，其中所述加法器确定所述第一输入与所述第二输入之间的差异；

积分器，其具有输入和输出，其中所述积分器的所述输入耦合到所述加法器；

第一比较器，其具有输入和输出，其中所述第一比较器的所述输入耦合到所述积分器的所述输出，且其中所述第一比较器由第一时钟信号进行时控；

第二比较器，其具有输入和输出，其中所述第二比较器的所述输入耦合到所述第一比较器的所述输出，且其中所述第二比较器由第二时钟信号进行时控；

锁存器，其具有输入和输出，其中所述锁存器的所述输入耦合到所述第二比较器的所述输出，其中所述锁存器由所述第一时钟信号进行时控；

跟踪与保持T/H电路，其具有输入和输出，其中所述T/H电路的所述输入耦合到所述第二比较器的所述输出，且其中所述T/H电路的所述输出耦合到所述第一比较器的所述输入，且其中所述T/H电路由所述第二时钟信号控制；以及

数/模转换器DAC，其具有输入和输出，其中所述DAC的所述输入耦合到所述锁存器的所述输出，且其中所述DAC的所述输出耦合到所述加法器的所述第二输入。

2.根据权利要求1所述的设备，其中所述第二时钟信号是所述第一时钟信号的倒数。

3.根据权利要求2所述的设备，其中所述加法器、积分器、所述第一比较器、所述第二比较器、所述锁存器、所述T/H电路和所述DAC中的每一者的所述输入和输出都是差分的。

4.根据权利要求3所述的设备，其中所述加法器进一步包括一对节点。

5.根据权利要求3所述的设备，其中所述T/H电路进一步包括T/H单元，所述T/H单元具有：

一对输入开关，其由所述第二时钟信号而启动和撤销启动，且耦合到所述比较器的所述输出；以及

电流导引电路，其耦合到所述比较器的所述输入和所述对输入开关。

6.根据权利要求5所述的设备，其中所述电流导引电路进一步包括：

一对晶体管，其中每一晶体管耦合到所述比较器的所述输入，且其中每一晶体管耦合到所述对输入开关中的至少一者；以及

电源，其耦合到所述晶体管中的每一者。

7.根据权利要求6所述的设备，其中每一晶体管进一步包括NMOS晶体管。

8.根据权利要求6所述的设备，其中所述比较器进一步包括布置为闪存模/数转换器ADC的多个被锁存比较器。

9.一种设备，其包括：

具有彼此串联耦合的多个级的积分器管线，其中每一级包含：

加法器；

积分器，其耦合到所述加法器；以及

DAC，其耦合到所述加法器；

第一比较器，其具有输入和输出，其中所述第一比较器的所述输入耦合到所述积分器管线的所述输出，且其中所述第一比较器由第一时钟信号进行时控；

第二比较器，其具有输入和输出，其中所述第二比较器的所述输入耦合到所述第一比较器的所述输出，且其中所述第二比较器由第二时钟信号进行时控；

锁存器，其具有输入和输出，其中所述锁存器的所述输入耦合到所述比较器的所述输出，且其中所述锁存器的所述输出耦合到来自每一级的所述DAC，其中所述锁存器由所述第一时钟信号进行时控；

T/H电路，其具有输入和输出，其中所述T/H电路的所述输入耦合到所述第二比较器的所述输出，且其中所述T/H电路的所述输出耦合到所述第一比较器的所述输入，且其中所述T/H电路由所述第二时钟信号控制。

10.根据权利要求9所述的设备，其中所述第二时钟信号是所述第一时钟信号的倒数。

11.根据权利要求10所述的设备，其中所述加法器、所述第一比较器、所述第二比较器、所述锁存器和所述T/H电路中的每一者的所述输入和输出都是差分的。

12.根据权利要求11所述的设备，其中所述加法器进一步包括一对节点。

13.根据权利要求11所述的设备，其中所述比较器进一步包括布置为闪存ADC的多个被锁存比较器，且其中所述比较器的所述输出进一步包括多个输出。