[发明专利]SOI衬底制作方法及SOI衬底

说明书

技术领域

本公开涉及半导体领域，更具体地，涉及一种绝缘体上半导体(Semiconductor on Insulator，SOI)衬底制作方法及SOI衬底，该SOI衬底的半导体层包括Si和Ge两者。

背景技术

与体半导体材料衬底相比，SOI衬底能够提供许多优点，例如消除闩锁(latch-up)效应、减小寄生电容、提高操作速度、降低功耗等。SOI衬底通常可以通过晶片键合技术或者智能剥离(smart cut)技术来制造。

图1中示出了晶片键合技术的示例。如图1(a)所示，在两个硅晶片100、100′的表面上分别形成(例如，通过热氧化)氧化层(SiO₂)101、101′。然后，如图1(b)所示，将这两个晶片以氧化层彼此面对的方式键合在一起。氧化层101、101′通过键合而粘在一起，从而形成埋氧化层，在以下统一示出为101。接着，如图1(c)所示，对顶部晶片100′进行研磨，以减薄其厚度。最后，如图1(d)所示，进行退火以增加键合强度，并且例如通过化学机械抛光(CMP)对表面进行平坦化，从而形成SOI衬底。该SOI衬底包括支撑Si晶片100、在支撑Si晶片100上形成的埋氧化层101以及在埋氧化层101上形成的薄Si层100′。

图2示出了智能剥离技术的示例。如图2(a)所示，在两个硅晶片200、200′的表面上分别形成(例如，通过热氧化)氧化层(SiO₂)201、201′。此外，在其中一个晶片例如201′中，注入氢离子，以形成微空腔200a。然后，如图2(b)所示，将这两个晶片以氧化层彼此面对的方式键合在一起。氧化层201、201′通过键合而粘在一起，从而形成埋氧化层，在以下统一示出为201。接着，如图2(c)所示，进行智能剥离。具体地，可以进行低温退火，微空腔200a内的氢产生内部压强而发泡，从而使得硅晶片200′在此处剥离。最后，如图2(d)所示，进行高温退火以增加键合强度，并恢复由于注入氢而在晶片200′中引起的损伤。另外，例如通过CMP对表面进行平坦化，从而形成SOI衬底。该SOI衬底包括支撑Si晶片200、在支撑Si晶片200上形成的埋氧化层201以及在埋氧化层201上形成的薄Si层200a。

可以看到，在通过上述方式形成的SOI衬底中，半导体层仅包括单一的Si材料。

已经发现，对于P型器件而言，Ge材料能够提供比Si材料高的载流子迁移率。因此，将Ge材料用于P型器件的沟道区是有利的。但是，难以在SOI衬底中应用这一特性，因为如上所述其中的半导体层仅包括单一的Si材料。

有鉴于此，需要提供一种新颖的SOI衬底制作方法，该SOI衬底的半导体层包括Si以及Ge两者。

发明内容

本公开的目的在于提供一种SOI衬底制作方法，以克服上述现有技术中的问题。

根据本公开的一个方面，提供了一种制作绝缘体上半导体SOI衬底的方法，包括：提供绝缘体上硅衬底，所述绝缘体上硅衬底包括支撑衬底、位于支撑衬底上的绝缘层以及位于绝缘层上的硅层；在选定区域，在所述硅层上形成硅锗/硅的叠层，而在其他区域，在所述硅层上形成保护层；进行锗浓缩处理，使得选定区域中所述硅层转变为锗层；以及进行表面处理，以露出所述绝缘体上硅衬底的表面，从而形成所述SOI衬底。

根据本公开的另一方面，提供了一种绝缘体上半导体SOI衬底，包括：支撑衬底；位于支撑衬底上的绝缘层；以及位于绝缘层上的半导体层，所述半导体层在选定区域中包括锗材料，而在其他区域中包括硅材料。例如，这种局域化的锗材料是通过锗浓缩处理，使锗原子扩散到半导体层并将其中的硅原子替换而得到的。

根据本公开，能够在SOI衬底的半导体层中形成Si以及局域化的Ge，从而可以将Si用于N型器件的沟道区，而将Ge用于P型器件的沟道区。结果，提高了在该SOI衬底上形成的半导体器件的性能。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1示出了根据现有技术的SOI衬底制作方法的示意图；

图2示出了根据现有技术的另一SOI衬底制作方法的示意图；以及

图3示出了根据本公开实施例的SOI衬底制作方法的示意图，其中(a)-(i)是沿(a′)-(i′)所示俯视图中点划线的剖面图。

具体实施方式