[发明专利]晶体管的形成方法、半导体器件的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种晶体管的形成方法和半导体器件的形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，晶体管的沟道区尺寸也越来越小。

现有技术形成晶体管的方法包括：

提供半导体衬底，半导体衬底中包括多个浅沟槽隔离结构；

在半导体衬底上形成栅极结构；

以栅极结构为掩模，沿与半导体衬底上表面垂直的方向在栅极结构两侧的半导体衬底中进行轻掺杂离子注入，形成轻掺杂区；

在栅极结构侧面的半导体衬底上形成侧墙，以栅极结构和侧墙为掩模，在半导体衬底中进行重掺杂离子注入，形成重掺杂。

更多关于晶体管制作方法的技术可参考专利号为US6004852的美国专利文献。

然而随着工艺节点的进一步缩小，尤其是对于40nm工艺节点及以下的晶体管而言，晶体管的沟道区宽度也越来越小。在晶体管沟道区长度不变的情况下，晶体管的宽度越小，该晶体管的驱动电流越小，从而晶体管的性能越差。

因此，如何提高晶体管的沟道区有效宽度以提高器件性能就成为本领域技术人员亟待解决的问题之一。

发明内容

本发明解决的问题是提供一种晶体管的形成方法和半导体器件的形成方法，可以增大晶体管沟道区的有效宽度，提高器件性能。

为解决上述问题，本发明提供了一种晶体管的形成方法，包括：

提供半导体衬底；

在所述半导体衬底中形成多个浅沟槽隔离结构，所述浅沟槽隔离结构的上表面低于所述半导体衬底上表面且差值大于设定阈值，所述半导体衬底与所述浅沟槽隔离结构相邻的侧壁为倾斜表面；

在所述半导体衬底上形成栅极结构，所述栅极结构覆盖宽度方向的所述倾斜表面；

以所述栅极结构为掩模，沿与半导体衬底上表面垂直的方向在所述栅极结构两侧的半导体衬底中进行轻掺杂离子注入，且沿与半导体衬底上表面的夹角为设定角度的方向在所述半导体衬底被栅极结构覆盖的倾斜表面中进行轻掺杂离子注入，形成轻掺杂区。

可选地，所述设定阈值大于或等于10nm。

可选地，所述设定角度大于或等于60°且小于或等于70°。

为解决上述问题，本发明还提供了一种半导体器件的形成方法，所述半导体器件包括晶体管，采用上述的晶体管的形成方法形成晶体管。

与现有技术相比，本发明技术方案具有以下优点：本发明利用在半导体衬底中形成浅沟槽隔离结构时，半导体衬底与浅沟槽隔离结构相邻的侧壁为倾斜表面，通过增加浅沟槽隔离结构的上表面与半导体衬底上表面的高度差，可以增加倾斜表面的面积，进而当在半导体衬底表面形成栅极结构时，栅极结构也位于半导体衬底宽度方向的两个倾斜表面上，从而增加了沟道区的有效宽度，在沟道区长度不变的情况下，可以增加晶体管的驱动电流，提高晶体管的性能。为了保证轻掺杂区掺杂的均匀性，在沿与半导体衬底上表面垂直的方向在栅极结构两侧的半导体衬底中进行轻掺杂离子注入的同时，还沿与半导体衬底上表面的夹角为设定角度的方向在半导体衬底被栅极结构覆盖的两个倾斜表面中进行轻掺杂离子注入，从而可以进一步提高晶体管的性能。

附图说明

图1是本发明实施例中半导体衬底的俯视结构示意图；

图2是沿图1中AA方向的剖面结构示意图；

图3是本发明实施例中栅极结构的俯视结构示意图；

图4是沿图3中AA方向的剖面结构示意图；

图5是沿图3中BB方向进行第一次轻掺杂离子注入时的剖面结构示意图；

图6是沿图3中AA方向进行第二次轻掺杂离子注入时的剖面结构示意图；

图7是分别采用本发明实施例方法与现有技术得到的晶体管的栅电压和漏电流之间的关系示意图；

图8是分别采用本发明实施例方法与现有技术得到的晶体管的饱和漏电流和关态电流之间的关系示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

正如背景技术部分所述，现有技术随着晶体管尺寸的日益减小，晶体管沟道区的宽长比也随之减小，从而影响了器件的性能。