[发明专利]金属栅极制作方法

说明书

技术领域

本发明涉及集成电路制造领域，尤其涉及一种金属栅极制作方法

背景技术

随着市场对半导体工艺要求的提升，器件尺寸越来越小。使用二氧化硅(SiO2)层作为栅极介质的工艺已经达到其物理电气特性的极限，在65nm工艺的晶体管中的二氧化硅层已经缩小到5个氧原子的厚度。作为阻隔栅极和下层的绝缘体，二氧化硅层已经不能再进一步缩小了，否则产生的漏电流会让晶体管无法正常工作。在新的工艺中，使用比二氧化硅更高介电常数的材质来作为新的栅极介质可以解决这一问题，但是新的材质和原来的栅极的多晶硅并不兼容。经过了多次的试验和筛选，目前采用金属代替多晶硅作为栅极材料的办法来解决问题，构成了金属栅极结构。

在形成金属栅的工艺中，目前包括前栅工艺（Gate-last）和后栅工艺（Gate-first）两种方法，前栅工艺的特点是在对硅片进行漏/源区离子注入操作以及随后的高温退火工艺完成之后再形成金属栅极；与此相对的后栅工艺的特点是在对硅片进行漏/源区离子注入操作以及随后的退火工艺完成之前便生成金属栅极。

其中，后栅工艺的难点之一在于如何将金属材料完美的填充到栅电极沟槽中。在后栅极工艺中，随着金属栅沟槽的深宽比增大，很难对金属栅极进行完美的填充。这是因为对金属栅极的填充通常是由物理气相沉积（PVD）来实现的，由于PVD工艺是通过轰击靶材而溅射淀积到硅片上的，因此极易形成沟槽顶部的突悬，同时会出现底部厚、侧壁薄的情况。这样典型的形貌最终将导致开口过小而影响金属的填充和沉积，很难形成无孔洞的缝隙填充，严重影响了器件的功能和可靠性。

详细的，请参考图1A至图1E，其为现有的金属栅极的制造方法的各步骤相应结构的剖面示意图。

参考图1A所示，首先提供半导体衬底100，所述半导体衬底100上形成栅极介质层、虚拟栅极结构105、以及位于所述虚拟栅极结构105和栅极介质层侧壁的间隙壁104和介质层103，并在虚拟栅极结构105上形成硬掩膜层106。

参考图1B所示，对所述硬掩膜层106进行光刻和刻蚀，暴露出所述虚拟栅极结构105。

参考图1C所示，进行干法刻蚀，去除所述虚拟栅极结构105，形成沟槽。

参考图1D所示，利用物理气相沉积工艺，形成金属层108。由于PVD工艺是通过轰击靶材而溅射淀积到硅片上的，因此在利用物理气相沉积工艺沉积金属电极108时，极易形成沟槽顶部的突悬，同时会出现底部厚、侧壁薄的情况，导致金属电极中形成了孔洞（缝隙）109。

参考图1E所示，利用化学机械研磨工艺进行平坦化，达到去除多余的金属沉积物以及对栅极结构高度的控制的目的，最终形成金属栅极结构。

发明内容

本发明提供一种金属栅极的制作方法，该方法可以解决对金属栅极进行金属填充时由于深宽比过大易形成沟槽顶部突悬，导致开口过小，最终形成填充不完全，影响器件的性能和可靠性的问题。

为解决以上问题，本发明提供一种金属栅极的制作方法，包括提供半导体衬底，在所述半导体衬底上形成有介质层，所述介质层中形成有栅极介质层以及位于所述栅极介质层上的虚拟栅极结构，所述虚拟栅极结构和栅极介质层侧壁形成有间隙壁；去除部分所述间隙壁和虚拟栅极结构，形成沟槽；进行物理气相沉积工艺形成金属层以填充所述沟槽；以及进行化学机械研磨工艺去除所述介质层上的金属层，形成金属栅极结构。

可选的，去除部分所述间隙壁之后，去除所述虚拟栅极结构之前，在所述介质层上形成掩膜层。

可选的，采用湿法刻蚀工艺去除部分所述间隙壁。

可选的，所述间隙壁的材质为氮化硅。

可选的，所述湿法刻蚀工艺使用的刻蚀液体是磷酸，温度为20℃～100℃，时间为5秒～50秒。

可选的，去除部分所述间隙壁之前，在所述介质层上形成掩膜层。

可选的，采用湿法或干法刻蚀工艺去除部分所述间隙壁。

可选的，去除所述虚拟栅极结构之后，进行物理气相沉积工艺形成金属层之前，去除所述掩膜层。

可选的，采用干法刻蚀工艺去除所述虚拟栅极结构。

可选的，所述干法刻蚀工艺的反应气体为氯气，腔室压力为30mT～100mT，时间为15秒～45秒。

可选的，去除虚拟栅极结构之前，还去除部分所述介质层。

可选的，去除虚拟栅极结构之后，还去除部分所述介质层。

可选的，采用湿法刻蚀工艺去除部分所述介质层。

可选的，所述介质层的材质为二氧化硅。