[发明专利]铁电薄膜/缓冲层/半导体集成器件及制备方法

说明书

技术领域

本发明涉及微电子材料和异质结构半导体技术领域。

背景技术

由于其具有的优良铁电、压电、表面声波及非线性光学等性能，铌酸锂（LiNbO₃或LN）晶体已成为应用最为广泛的无机材料之一。随着微电子器件小型化和集成度的不断提高，近些年来对LN材料的研究逐渐由单晶块材向薄膜化方向发展。其中，相对其它铁电薄膜材料，LN与Si半导体之间的界面具有更低的界面态密度。因此，有效实现LN多功能薄膜与Si半导体的集成将大大有利于研制新型的半导体电子器件。LN材料具有多种取向的晶格结构，但C轴或（006）LN薄膜最受关注。这主要是因为C轴的LN薄膜具有最大的极化和压电性能。但由于二者之间存在巨大的晶格结构差异，在Si表面直接生长具有C轴取向的LN薄膜是非常困难的。在此种条件下，合适的缓冲层的引入是Si半导体表面生长C轴LN薄膜非常有效的方法。在相关报道中，多种缓冲层材料已被用于制备C轴LN薄膜，包括MgO、SiO₂、Si₃N₄、ZnO等。在这些缓冲层材料中，ZnO更为理想。与其它缓冲层材料相比较，通过ZnO层的缓冲作用，获得C轴LN薄膜的沉积温度更低。较低的生长温度可以有效地降低LN薄膜中的Li空位缺陷浓度和界面扩散等。已有报道的研究主要集中在C轴LN薄膜的生长及LN薄膜单一材料的性质方面。目前，具有缓冲层厚度调制电学性能的LN/ZnO/Si集成器件结构在国内外尚未发现有报道。该集成器件结构在研制新型微电子器件领域具有极大的应用前景。

发明内容

本发明所要解决的技术问题是，提供一种具有优异性能的铁电薄膜/缓冲层/半导体集成器件及制备方法。

本发明解决所述技术问题采用的技术方案是，铁电薄膜/缓冲层/半导体集成器件，其特征在于，包括半导体衬底基片和铁电薄膜，衬底基片和铁电薄膜之间设置有纳米缓冲层。

进一步的，所述半导体衬底基片为n-Si单晶基片，其晶格取向为（100）或（111）。所述缓冲层为ZnO或者金属元素掺杂ZnO材料，其晶格取向为（002）。所述铁电薄膜的材料为LiNbO₃(LN)或者掺杂Mg原子的LN材料。

所述纳米缓冲层的厚度为100nm以下。

本发明还提供前述铁电薄膜/缓冲层/半导体集成器件的制备方法，其特征在于，包括下述步骤：

（1）清洗基片；

（2）高真空和沉积温度条件下，基片的热处理；

（3）在真空环境下，通过脉冲激光剥离ZnO产生等离子体，在基片上沉积，获得ZnO缓冲层至第一预定厚度；

（4）在氧气环境下继续沉积ZnO缓冲层至第二预定厚度；

（5）在高氧条件下，对ZnO缓冲层进行原位退火处理；

（6）通过脉冲激光沉积LN铁电薄膜；

（7）在高氧条件下，将基片温度降至100℃以下。

所述步骤（2）中，在5×10^-4Pa的真空度下将Si单晶基片加热至沉积温度600℃，并对基片烘烤30分钟，烘烤过程中，生长室真空度保持在高真空条件5×10^-4Pa。

所述步骤（3）中，第一预定厚度小于5纳米；步骤（4）中，第二预定厚度为0～100纳米。

所述步骤（4）的氧气环境为10～20Pa的氧气，步骤（5）和（7）的氧气环境为1×10⁵Pa的氧气。

所述步骤（6）中，氧气压为20Pa；沉积温度为550℃。

本发明的性能具体表现出如下三点特征：（1）随着ZnO缓冲层厚度的增加，LN/ZnO/n-Si异质结电学性能的主导界面由LN/Si转变为LN/ZnO；（2）随着ZnO缓冲层的改变，在外加电场的作用下，所制备异质结中的n-Si衬底表现出不同的载流子变化特征；（3）由于LN薄膜中铁电极化对Si基片中载流子的调制效应，具有不同ZnO缓冲层厚度的异质结构表现出不同的电容-电压回线特征。

以下结合附图和具体实施方式对本发明作进一步的说明。

附图说明

图1为本发明的集成器件结构示意图。

图2为具有不同缓冲层厚度的LN/ZnO/Si集成结构的X射线衍射θ-2θ扫描图，（a）d_ZnO=0nm；（b）d_ZnO=15nm；（c）（a）d_ZnO=45nm；（d）d_ZnO=100nm。

图3为所制备LN/ZnO/Si集成器件结构的极化曲线图。