[发明专利]铁电薄膜/缓冲层/半导体集成器件及制备方法

权利要求书

1.铁电薄膜/缓冲层/半导体集成器件，其特征在于，包括半导体衬底基片和铁电薄膜，衬底基片和铁电薄膜之间设置有纳米缓冲层。

2.如权利要求1所述的铁电薄膜/缓冲层/半导体集成器件，其特征在于，所述半导体衬底基片为n-Si单晶基片，其晶格取向为（100）或（111）。

3.如权利要求1所述的铁电薄膜/缓冲层/半导体集成器件，其特征在于，所述缓冲层为ZnO或者金属元素掺杂ZnO材料，其晶格取向为（002）。

4.如权利要求1所述的铁电薄膜/缓冲层/半导体集成器件，其特征在于，所述铁电薄膜的材料为LiNbO₃(LN)或者掺杂Mg原子的LN材料。

5.如权利要求1所述的铁电薄膜/缓冲层/半导体集成器件，其特征在于，所述纳米缓冲层的厚度为100nm以下。

6.如权利要求1所述的铁电薄膜/缓冲层/半导体集成器件的制备方法，其特征在于，包括下述步骤：

（1）清洗基片；

（2）高真空和沉积温度条件下，基片的热处理；

（3）在真空环境下，通过脉冲激光剥离ZnO产生等离子体，在基片上沉积，获得ZnO缓冲层至第一预定厚度；

（4）在氧气环境下继续沉积ZnO缓冲层至第二预定厚度；

（5）在高氧条件下，对ZnO缓冲层进行原位退火处理；

（6）通过脉冲激光沉积LN铁电薄膜；

（7）在高氧条件下，将基片温度降至100℃以下。

7.如权利要求6所述的铁电薄膜/缓冲层/半导体集成器件的制备方法，其特征在于，所述步骤（2）中，在5×10^-4Pa的真空度下将Si单晶基片加热至沉积温度600℃，并对基片烘烤30分钟，烘烤过程中，生长室真空度保持在高真空条件5×10^-4Pa。

8.如权利要求6所述的铁电薄膜/缓冲层/半导体集成器件的制备方法，其特征在于，所述步骤（3）中，第一预定厚度小于5纳米；步骤（4）中，第二预定厚度为0～100纳米。

9.如权利要求6所述的铁电薄膜/缓冲层/半导体集成器件的制备方法，其特征在于，所述步骤（4）的氧气环境为10～20Pa的氧气，步骤（5）和（7）的氧气环境为1×10⁵Pa的氧气。

10.如权利要求6所述的铁电薄膜/缓冲层/半导体集成器件的制备方法，其特征在于，所述步骤（6）中，氧气压为20Pa；沉积温度为550℃。