[发明专利]穿硅通孔及其制作方法

说明书

技术领域

本发明涉及半导体技术领域，特别是涉及一种用来连结堆栈芯片的穿硅通孔(through silicon via,TSV)技术，及其制作方法。

背景技术

为满足微小化封装及高稳定度、可靠度的需求，目前集成电路的封装已朝向立体封装技术发展。已知，立体堆栈式封装是由至少两个芯片或封装体彼此上下堆栈结合而成，利用此技术，例如在内存装置领域，可明显提升内存组件的整体效能。

立体堆栈式封装除了可以提升组件的整体效能，还可以提升组件的安装面积使用效率。举例来说，目前已有在立体堆栈式封装中采用穿硅通孔技术者，形成在芯片中的穿硅通孔将堆栈在一起的芯片彼此电性连结。顾名思义，穿硅通孔就是在芯片中形成贯穿通孔，然后填满导电材料，并可以连结他层接垫或线路，亦可直接与其它堆栈芯片电连接。

通常，形成穿硅通孔包括有以下步骤：首先，在晶圆阶段于各芯片的预定区域定义垂直孔洞，然后，于垂直孔洞内形成绝缘层，再于绝缘层上形成一晶种层，再以电镀方式将金属填满垂直孔洞。接着，进行晶背研磨或薄化，显露出穿硅通孔另一端。接着可以进行晶圆切割，形成单独的芯片，而芯片间即可直接够过穿硅通孔堆栈在一起构成立体封装。最后，将堆栈在一起的芯片模封，并在封装体的下表面植上锡球。

发明内容

本发明实施例提供一种穿硅通孔结构，包含有一半导体基材；一第一金属层间介电层，设于该半导体基材上；一上盖层，覆盖该第一金属层间介电层；一导电层，贯穿该上盖层及该第一金属层间介电层，延伸至该半导体基材内；一钨金属膜，盖住该导电层的一上表面；一第二金属层间介电层，覆盖该上盖层以及该钨金属膜；以及一内连件，设于该第二金属层间介电层中。

为让本发明的上述目的、特征及优点能更明显易懂，下文特举较佳实施方式，并配合所附图式，作详细说明如下。然而如下的较佳实施方式与图式仅供参考与说明用，并非用来对本发明加以限制。

附图说明

图1至图4为依据本发明实施例所绘示的制作穿硅通孔的方法的剖面示意图。

其中，附图标记说明如下：

10半导体基材

10a前表面

10b后表面

12金属层间介电层

14钨插塞

16上盖层

18TSV沟槽

20导电层

22钨金属膜

30金属层间介电层

30a内连结构

30b内连结构

32铜金属内连件

34铜金属内连件

具体实施方式

在下文中，将参照附图说明本发明实施细节，该些附图中的内容构成说明书一部份，并以可实行该实施例的特例描述方式绘示。下文实施例已揭露足够的细节使该领域的一般技艺人士得以具以实施。当然，本发明中亦可实行其它的实施例，或是在不悖离文中所述实施例的前提下作出任何结构性、逻辑性、及电性上的改变。因此，下文的细节描述将不欲被视为是一种限定，其中所包含的实施例将由随附的申请专利范围来加以界定。

图1至图4为依据本发明实施例所绘示的制作穿硅通孔的方法的剖面示意图。如第1图所示，提供一半导体基材10，具有一前表面10a及一后表面10b。当然，半导体基材10也可以是任一底层，而不限于半导体材料。接着在半导体基材10的前表面10a上形成一金属层间介电(inter-metal dielectric,IMD)层12，且在IMD层12中可以形成有钨插塞14或钨区域连结(tungsten local interconnect)。接着可以在IMD层12上形成一上盖层16，例如，氮化硅层或氧化硅。接着，于上盖层16、IMD层12及半导体层10中蚀刻出一TSV沟槽1 8。在TSV沟槽1 8内可以形成一阻障层或晶种层(图未示)。接着以电镀等方法于TSV沟槽18内填满导电层20，例如，铜金属。接着，进行一化学机械研磨工艺，去除TSV沟槽1 8以外多余的导电层20。此时，导电层20的上表面约略与作为研磨停止层的上盖层16的上表面切齐。