[发明专利]低阻衬底上的多表面集成器件

说明书

【技术领域】

本发明是关于其器件部分在多个衬底表面上的电子器件，特别涉及包括高品质（高Q因子）集成无源器件在低阻衬底上的电子器件，而且低阻衬底包含高阻材料。

【背景技术】

因为集成电路(IC)在尺寸上越来越小，在功能上越来越多，所以越来越多的器件和越来越高性能的器件就为IC空间带来激烈竞争。集成无源器件（IPD）是集成电路中一种重要的器件，特别是无线网络上的通讯器件。由于一些器件诸如电感器的性能是和器件尺寸相关联的（例如在衬底上的金属线路总长度），因此需要找到新的方式去提高性能但不增加器件的“占地面积”（即是在和其他电子元件共用的衬底上占据的空间量）。

【发明内容】

本发明涉及一个低阻衬底上的器件，其器件部分置于至少两个衬底表面上。示例性的低阻衬底的电阻值大约在0.1欧姆-厘米到10欧姆-厘米，如低阻硅。示例性的器件包括集成无源器件，如电感器、电容器、和天线或其组合；也包括和一个或多个这些器件集成在一起的有源器件。这些器件部分置于衬底的上表面或下表面上，并通过衬底上的导电线路电连接。

特别地，本发明涉及的器件位于电阻值大约在0.1欧姆-厘米到10欧姆-厘米的低阻衬底上。示例性的低阻衬底是非金属的，如半导体和某些低阻/半导体/部分导电陶瓷或聚合物，其有第一和第二表面，第一导电部件置于低阻衬底的第一表面上。在导电部件和低阻衬底之间可以有中间隔电层。第二导电部件置于低阻衬底的第二表面上，之间可选地有中间隔电层。在低阻衬底上形成一空腔，并至少部分地填入一高阻材料，电连接第一导电部件和第二导电部件，形成一个或多个集成无源器件。

【附图说明】

图1描述本发明器件的一个实施例。

图2是图1器件的截面图。

图3A-3E显示形成图2器件的过程。

图4A-4B显示本发明形成的电感器的Q因子的提高。

图5A-5B显示本发明形成的电感器的感应系数的提高。

图6A-6D显示本发明的应用。

图7显示本发明形成的有源器件/无源器件组合。

【具体实施方式】

详细参见附图，图1显示本发明器件100的一个实施例。在该显示的示例性实施例中，器件100是一个集成无源器件如电感器，其有第一线圈110和第二线圈120置于低阻衬底130（为清晰起见，未在图1中显示）上。但是，根据本发明以下的教导，可以制作其他无源和有源器件的组合。

传导路线140提供线圈110和线圈120之间的电连接。如在此使用的，表述“低阻”是指那些传导率/电阻率大约是0.1欧姆-厘米到10欧姆-厘米的材料。这些材料通常是半导体或低阻陶瓷或聚合物。请注意大部分纯金属和金属合金都比上述范围有更低的电阻率，不能用作低阻衬底。

图2是图1中器件的侧视图，比图1显示更多细节。在图2中，第一组成部分如第一电感器线圈110嵌入在隔离材料115之中，其在低阻衬底130之上。隔离材料115可以是电阻材料或其他聚合物材料。在一个典型实施例中，低阻衬底130是低阻硅，当然也可以使用其他材料。有利地，硅可以用CMOS兼容处理技术来处理，但是，并不需要一定使用CMOS兼容技术。

介于电感线圈110和衬底130之间的是高阻材料117，其为电感器和衬底提供隔离。在一个特别实施例中，层117选自高阻聚合物，如BCB（联苯并环丁烯），其有高介电常数。有利地，BCB可以做成光敏的，因此可以使用光刻技术来图案化。通过图案化，对金属化层118可以形成开孔（如为以后形成的焊盘/端点）。在隔离层115的表面上，形成焊盘119以允许器件100和其它器件互连。MIM（金属-绝缘体-金属）电容器116置于部件113上。

在衬底130上形成一空腔160，并填入高阻材料150。通过将在电感线圈110和120区域内的一部分低阻材料130换成高阻材料150，最后器件的Q因子（品质因子）会大大提高。一个示例的高阻材料是聚酰亚胺或SU-8（一种环氧基光阻）。电感线圈120以及焊盘形成在高阻材料上。

为了允许电感线圈110和120互连形成单个、双表面的电感器，形成一个或多个通孔140A。也可以形成另一类型的通孔140B，其与焊盘一起连接到其它器件或集成电路上。

钝化层170形成在第二部分电感线圈120上。可以选择阻焊材料作为钝化层，或者选择使用在电子制造领域已知的其他钝化材料。可图案化的钝化材料就特别合适。