[发明专利]半导体结构及其制造方法

说明书

技术领域

本发明涉及半导体的制造领域，尤其涉及一种半导体结构及其制造方法。

背景技术

随着半导体结构制造技术的发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小，在半导体结构的制造过程中，光刻技术面临了更高的要求和挑战。特别是在静态随机访问存储器芯片的制造中，为了形成半导体结构中的栅极，通常采用线条成形和切断（line-and-cut）双重图形化技术。下面结合图1至图4说明现有技术中这种技术的应用。

图1示出了现有的line-and-cut技术形成栅极的半导体结构的一部分。如图1所示，首先在其上形成了栅极材料层的衬底10上覆盖光刻胶层11，并使用掩模对光刻胶层11进行曝光并显影以对光刻胶层11进行构图，绘制出与将要形成的栅极线图案对应的线形图案。接下来对栅极层进行刻蚀形成栅极线12（图1中形成的结构是已经对栅极层进行刻蚀后形成的结构）。参考图2，图2是图1示出的半导体结构沿A-A方向的剖视图，栅极线12排列于衬底10之上，栅极线上平面覆盖光刻胶层11。接下来，参考图3，利用切断掩模进行再次曝光，在光刻胶层11上形成开口13，开口13暴露了栅极线12。通过开口13刻蚀栅极线12，可以将栅极线12截断。参考图4，已移除光刻胶层11，通过开口13刻蚀栅极线12后，除去光刻胶层11，栅极线12的一部分被移除，形成切口16，而栅极线12被切口16截断为电隔离的栅极，例如图4中电隔离的栅极14和栅极15。

上述的现有技术工艺存在以下问题：首先，上述工艺对光刻技术的要求很高，需要非常精确的尖端到尖端间距。特别是随着向更小的器件发展这种栅极线条构图的方式将非常困难。特别是切断掩模的制备将会非常困难。另外，上述技术在替代栅和高k介质工艺中的使用会更为复杂。对于22nm技术节点以下可能需要侧墙双重构图。

此外，在后续的工艺中，通常要在所述电隔离的栅极两侧形成环绕所述栅极的侧墙，由于栅极之间存在切口16，在形成侧墙时，侧墙材料一方面沉积在所述栅极的两侧，另一方面也会进入切口16内。由于切口16非常狭窄，因此侧墙材料在切口中容易形成空洞等缺陷，不利于半导体器件的后续加工，特别是后续形成金属塞时容易在此短路，另外如果栅极是伪栅极的话则在后续形成替代栅时此空洞也使栅极之间发生短路等问题。这降低了由于半导体器件的性能和稳定性。

发明内容

本发明的目的在于提供一种半导体结构及其制造方法，以避免在形成半导体结构的栅极时出现缺陷，从而有利于该半导体器件的进一步后续加工。

一方面，本发明提供了一种半导体结构的制造方法，该方法包括：

a）在衬底上形成在一方向上延伸的栅极线；

b）形成覆盖半导体结构的光刻胶层，对该光刻胶层构图形成跨所述栅极线的开口；

c）通过所述开口将离子注入所述栅极线中，使所述栅极线在开口处绝缘。

相应地，本发明还提供了一种半导体结构，该半导体结构包括：

衬底；

在一方向上延伸的栅极线，形成在所述衬底之上，栅极线的两侧形成有侧墙；

绝缘区，在所述方向上将栅极线与相邻的栅极线隔离，其中所述绝缘区的材料不同于所述侧墙的材料。

本发明提供的半导体结构及其制造方法与现有的line-and-cut双重图形化技术相比，并不在栅极线上形成切口，而是采用离子注入的方法在栅长的方向上形成绝缘层，以形成电隔离的栅极，实质上并未物理切断所述栅极线，而保留了完整的栅极线。这样的处理不会形成现有技术中的缺陷，方便后续加工，保证了半导体器件的质量。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1至图4是现有技术中形成半导体结构的栅极的过程中该半导体结构在各个阶段的俯视结构示意图；

图5是根据本发明提供的方法的一种具体实施方式的流程图；

图6至图22是根据本发明的一个具体实施方式按照图5示出的流程制造半导体结构过程中该半导体结构各个制造阶段的各结构示意图；

图23至图25是根据本发明的另一个具体实施方式在形成侧墙和源/漏区过程中该半导体结构各个制造阶段的各结构示意图。

附图中相同或相似的附图标记代表相同或相似的部件。

具体实施方式