[发明专利]存储单元和存储器

说明书

技术领域

本发明涉及数据存储领域，尤其涉及一种存储单元和存储器。

背景技术

根据使用功能的不同，半导体存储器可分为随机存取存储器（RAM）（又称为读写存储器）和只读存储器（ROM）。而RAM又可分为静态随机存取存储器（SRAM）和动态随机存取存储器（DRAM）。

众所周知，只读存储器（ROM）由专用的装置写入数据，切断电源后，数据不会消失，具有非易失性。但是，数据一旦写入ROM，则不能随意改写。静态随机存取存储器（SRAM）可以高速存取。但是切断电源后，SRAM中数据会丢失。

由于ROM和SRAM的上述特点，在数据处理领域，在诸如个人数字助理、平板电脑等的许多设备中同时使用了ROM和SRAM。然而，ROM和SRAM二者占据了很大的空间，这使得难以如人们所期望的那样使得诸如手持设备的数据处理设备越来越小巧。

因此，需要提供一种存储单元和存储器以解决上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决上述问题，本发明公开了一种存储单元，包括：静态随机存取存储单元，其包括基本RS触发器；以及只读存储单元，其连接所述静态随机存取存储单元，以在所述只读存储单元的触发状态下设置所述基本RS触发器的内部锁存节点的逻辑状态。

在本发明的一个可选实施方式中，所述只读存储单元包括一个晶体管，其连接在所述基本RS触发器的内部锁存节点之一和地之间且其栅极用于接收来自触发字线的触发信号。

优选地，上述晶体管是NMOS晶体管。

在本发明的另一个可选实施方式中，所述只读存储单元包括：第一晶体管，其连接在所述基本RS触发器的第一内部锁存节点和地之间且其栅极用于接收来自触发字线的触发信号；以及第二晶体管，其源极连接到地，其漏极与所述基本RS触发器的第二内部锁存节点断开且其栅极用于接收所述来自触发字线的触发信号。

在本发明的又一个可选实施方式中，所述只读存储单元包括：第一晶体管，其连接在所述基本RS触发器的第一内部锁存节点和地之间且其栅极用于接收来自触发字线的触发信号；以及第二晶体管，其连接在所述基本RS触发器的第二内部锁存节点和地之间且其栅极连接到地。

优选地，上述第一晶体管和上述第二晶体管为NMOS晶体管。

优选地，所述第一晶体管与所述基本RS触发器的第一内部锁存节点以及所述第二晶体管与所述基本RS触发器的第二内部锁存节点通过金属层连接。

可选地，所述只读存储单元与所述静态随机存取存储单元通过扩散区、通孔或金属层连接。

在本发明的一个可选实施方式中，所述静态随机存取存储单元还包括传输晶体管，其用于连接在所述基本RS触发器的内部锁存节点和位线之间且其栅极用于连接到字线。

在本发明的一个可选实施方式中，所述基本RS触发器包括两个反向连接的放大器。

优选地，上述静态随机存取存储单元为6管随机存取存储单元。

根据本发明另一方面，还提供了一种存储器，包括存储阵列，所述存储阵列包括：

多个存储单元，每个所述存储单元包括：

静态随机存取存储单元，其包括基本RS触发器；以及

只读存储单元，其连接所述静态随机存取存储单元，以在所述只读存储单元的触发状态下设置所述基本RS触发器的内部锁存节点的逻辑状态；

多个位线，每个所述位线连接相应列的所述存储单元；

多个字线，每个所述字线连接相应行的所述存储单元；以及

多个触发字线，每个所述触发字线连接相应行的所述存储单元，用于触发所述相应行的所述存储单元的所述只读存储单元。

在本发明的一个可选实施方式中，每个所述只读存储单元包括：一个晶体管，其连接在所述基本RS触发器的内部锁存节点之一和地之间且其栅极用于接收来自所述触发字线的触发信号。

在本发明的另一个可选实施方式中，每个所述只读存储单元包括：第一晶体管，其连接在所述基本RS触发器的第一内部锁存节点和地之间且其栅极用于接收来自所述触发字线的触发信号；以及第二晶体管，其源极连接到地，其漏极与所述基本RS触发器的第二内部锁存节点断开且其栅极用于接收所述来自所述触发字线的触发信号。