[发明专利]CMOS工艺中集成SONOS器件和LDMOS器件的方法

权利要求书

1.一种CMOS工艺中集成SONOS器件和LDMOS器件的方法，用于在同一硅衬底上集成SONOS器件、LDMOS器件以及CMOS逻辑器件，其特征在于，包括如下步骤：

步骤一、在所述硅衬底上形成浅沟槽隔离结构，由所述浅沟槽隔离结构隔离出有源区；形成阱区；进行阈值电压调整注入；

步骤二、在步骤一之后的所述硅衬底表面形成第一预氧层；

步骤三、采用光刻刻蚀工艺对所述第一预氧层进行刻蚀，将所述SONOS器件形成区域的所述第一预氧层去除并露出所述硅衬底表面，将所述SONOS器件形成区域外的所述第一预氧层保留；

步骤四、在所述硅衬底正面依次淀积第一氧化硅层、第二氮化硅层和第三氧化硅层，由所述第一氧化硅层、所述第二氮化硅层和所述第三氧化硅层组成一ONO层，所述ONO层覆盖于所述SONOS器件形成区域的所述硅衬底表面以及所述SONOS器件形成区域外的所述第一预氧层表面；

步骤五、采用光刻刻蚀工艺对所述ONO层进行刻蚀，同时形成所述SONOS器件和所述LDMOS器件的栅介质层，所述SONOS器件的栅介质层由刻蚀后位于所述SONOS器件形成区域的所述ONO层组成，所述LDMOS器件的栅介质层由刻蚀后位于所述LDMOS器件形成区域的所述第一预氧层和所述ONO层叠加组成；采用刻蚀工艺将所述SONOS器件和所述LDMOS器件的栅介质层之外的所述第一预氧层全部去除；

步骤六、形成所述CMOS逻辑器件的栅氧化层；

步骤七、进行多晶硅淀积，采用光刻刻蚀工艺对所述多晶硅进行刻蚀同时形成所述SONOS器件、所述LDMOS器件和所述CMOS逻辑器件的栅极多晶硅；

步骤八、进行轻掺杂源漏注入在各所述栅极多晶硅两侧的所述硅衬底中形成轻掺杂源漏注入区；在各所述栅极多晶硅的侧面形成侧墙；进行源漏注入形成所述SONOS器件、所述LDMOS器件和所述CMOS逻辑器件的源区和漏区。

2.如权利要求1所述的方法，其特征在于：所述第一预氧层的厚度为100埃～150埃；所述第一氧化硅层的厚度为18埃～24埃；所述第二氮化硅层的厚度为80埃～120埃；所述第三氧化硅层的厚度为40埃～80埃。

3.如权利要求1所述的方法，其特征在于：所述LDMOS器件的栅介质层的厚度为200埃～300埃。

4.如权利要求1所述的方法，其特征在于：所述LDMOS器件包括沟道区和漂移区；所述沟道区和所述漂移区相邻接，所述LDMOS器件的栅极多晶硅覆盖于所述沟道区上方用于控制沟道的形成；对于N型LDMOS器件，沟道区由P型阱区组成，漂移区由N型阱区组成；对于P型LDMOS器件，沟道区由N型阱区组成，漂移区由P型阱区组成；所述P型阱区和所述N型阱区在步骤一中形成。

5.如权利要求4所述的方法，其特征在于：对于对称型LDMOS器件，所述漂移区包括两个，两个漂移区对称的设置在所述沟道区的两侧，在各所述漂移区中分别形成有一个源漏注入区，两个源漏注入区为对称结构并分别作为所述对称型LDMOS器件的源区或漏区；

对于非对称型LDMOS器件，所述漂移区包括一个，所述漂移区设置在所述沟道区靠近漏端一侧，所述漏区形成于所述漂移区中，所述源区形成于所述沟道区中，且所述源区和所述沟道区上方的栅极多晶硅边缘自对准。

6.如权利要求3所述的方法，其特征在于：所述LDMOS器件的栅极多晶硅耐压为12V～16V。

7.如权利要求4或5所述的方法，其特征在于：所述LDMOS器件的源漏穿通电压为12V～16V。

8.如权利要求1所述的方法，其特征在于：所述SONOS器件包括有沟道区；对于N型SONOS器件，所述沟道区由P型阱区组成；对于P型SONOS器件，所述沟道区由N型阱区组成；所述P型阱区和所述N型阱区在步骤一中形成。

9.如权利要求1所述的方法，其特征在于：所述CMOS逻辑器件包括PMOS逻辑器件和NMOS逻辑器件，所述PMOS逻辑器件和所述NMOS逻辑器件都包括有沟道区；对于NMOS逻辑器件，所述沟道区由P型阱区组成；对于PMOS逻辑器件，所述沟道区由N型阱区组成；所述P型阱区和所述N型阱区在步骤一中形成。