[发明专利]一种硬件多线程处理器设计

说明书

技术领域

本发明涉及计算机系统结构的设计。

背景技术

在目前的单处理器系统中，多线程处理的实现多是建立在软件层面上的，即需依靠运行操作系统来完成对线程调度的管理。这种设计方法继承了软件解决方法的很多优点，如线程调度机制灵活以及最大并发线程数量调整容易等。同时，这种方法也存在很多不足。

首先，系统依靠操作系统软件来实现多线程操作会占用大量处理器时间，操作系统本身管理线程的运行、线程的切换操作以及线程工作现场的保护均需要指令代码来实现，处理系统在实现一次线程切换操作时，需要消耗大量的时间才能完成上述线程的切换和管理工作。这使得处理器执行用户线程的效率较低。

其次，现今的大多数处理器结构是为单线程处理设计的。在硬件设计上没有多线程环境下的硬件保护机制。因而单单依靠上层的操作系统实现多线程的运行，可能会存在安全漏洞。另外，用户对于多线程编程开发，也将存在着需要依赖系统函数、编程实现较复杂。

因而发明提出一种用硬件实现多线程调度的处理器设计。通过处理器内部的硬件机制来完成对多线程的调度管理，减少了系统线程切换、调度的开销。

发明内容

本发明提出了一种基于RISC技术的硬件实现多线程管理的处理器：MTRISC，旨在通过硬件完成对线程的调度管理已经处理现场的保护，减少系统进行线程切换和调度的开销。为了达到零处理时间切换的目标，采用并行对寄存器及线程执行状态等私有资源切换、保存、恢复的实现方法。系统以指令粒度并行执行各个线程，并且每个线程通过基地址与段地址错位相加的方式实现了灵活寻址。通过设置线程中断、重叠寻址空间以及共享内存空间的方式进行线程间抢占切换以及通讯，这种实现方式方便了线程私有资源和共享资源的保护与共享。

附图说明

图1为硬件多线程处理器结构框图

图2为线程选择器结构原理图

具体实施方式

本设计的硬件多线程处理器为16位微处理器。其结构设计可以划分为两部分：一部分是实现其硬件多线程执行的线程调度管理部分的架构设计；另一部分是单线程处理核的结构设计。

在多线程运行的实现上，本次设计的处理器采用的是“同时多线程”技术，即在传统处理核心基础上外扩一个由硬件逻辑控制的多线程调度管理电路，来实现硬件层面上的多个线毯的调度操作。整个处理器只拥有一个执行内核，通过线程调度电路实现多线程运行时的对线程的切换以及资源的保护。在这样的处理器中，每一个硬件控制的线程轮流在自己的时间片内使用处理器的资源。而每一个由处理器硬件控制的线程，所看到的处理器是一个完整的单处理器核或单任务处理器。处理器在某一个特定时间内只有一个线程使用处理器的各种资源。

这样设计的好处在于，处理器中只存在一个物理处理器执行核，降低了设计的复杂度，而所实现的处理器的规模也比同等级的单处理器增加不多，大大降低了硬件多线程处理系统的成本。

在本发明的处理器中，处理核采用的是RISC结构。在处理器中，除了包含最基本的执行单元外，还有一些附加资源，如异步串行通讯UART单元、定时器、计数器单元以及通用I/O接口。在处理器中集成这些附加单元主要是为了能够更加适应嵌入式系统、单片机系统的设计特点。