[发明专利]一种硬件多线程处理器设计无效
| 申请号： | 201210294698.3 | 申请日： | 2012-08-17 |
| 公开（公告）号： | CN103593325A | 公开（公告）日： | 2014-02-19 |
| 发明（设计）人： | 任治全;郑耀;刘书;陈曦 | 申请（专利权）人： | 任治全 |
| 主分类号： | G06F15/78 | 分类号： | G06F15/78 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 200240 上海市闵行*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 硬件 多线程 处理器 设计 | ||
【权利要求书】：
1.一种硬件多线程处理器设计，其特征在于：处理器采用的是“同时多线程”技术，即在传统处理核心基础上外扩一个由硬件逻辑控制的多线程调度管理电路，来实现硬件层面上的多个线毯的调度操作。
2.根据权利要求1所述的硬件多线程处理器，其特征在于：
整个处理器只拥有一个执行内核，通过线程调度电路实现多线程运行时的对线程的切换以及资源的保护。在这样的处理器中，每一个硬件控制的线程轮流在自己的时间片内使用处理器的资源。
3.根据权利要求1所述的硬件多线程处理器，其特征在于：
每一个由处理器硬件控制的线程，所看到的处理器是一个完整的单处理器核或单任务处理器。
4.根据权利要求1所述的硬件多线程处理器，其特征在于：
处理器在某一个特定时间内只有一个线程使用处理器的各种资源。
5.根据权利要求1所述的硬件多线程处理器，其特征在于：
在处理器中，除了包含最基本的执行单元外，还有一些附加资源，如异步串行通讯UART单元、定时器、计数器单元以及通用I/O接口。
6.根据权利要求1所述的硬件多线程处理器，其特征在于：
处理核采用的是RISC结构。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于任治全，未经任治全许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201210294698.3/1.html，转载请声明来源钻瓜专利网。
