[发明专利]针对TSV互联的三维集成电路时钟拓扑结构产生方法有效
申请号: | 201210293231.7 | 申请日: | 2012-08-16 |
公开(公告)号: | CN102955877A | 公开(公告)日: | 2013-03-06 |
发明(设计)人: | 刘武龙;杜海潇;汪玉;杨华中;权进国 | 申请(专利权)人: | 清华大学 |
主分类号: | G06F17/50 | 分类号: | G06F17/50 |
代理公司: | 北京清亦华知识产权代理事务所(普通合伙) 11201 | 代理人: | 张大威 |
地址: | 100084 北京*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 针对 tsv 三维集成电路 时钟 拓扑 结构 产生 方法 | ||
1.一种针对TSV互连的三维集成电路时钟拓扑结构产生方法,包括如下步骤:
输入三维集成电路的时钟端点、时钟源、缓冲器库和穿透硅通孔TSV信息;
对每一层上的所述时钟端点采用归类算法圈出大密度区域,并对每层上圈出的所述大密度区域逐次地按照自底向上的方式建立子树;
将所有层上未归类的所述时钟端点及各个归类区域已建立的时钟树根节点映射到2D平面上;
利用筒分解建立最近邻居图的方法寻找每个节点的最近邻居点,根据距离最近原则进行两两配对以生成父亲节点;以及
判断是否还有未配对的所述节点,如果没有,则自上而下插入所述缓冲器库和所述TSV信息,以生成3D时钟树拓扑结构。
2.如权利要求1所述的方法,其特征在于,所述时钟端点包括:时钟端点坐标、输入端电容和下游延迟。
3.如权利要求1所述的方法,其特征在于,所述缓冲器库包括:缓冲器的电阻参数、电容参数、固有延时和转换率。
4.如权利要求1所述的方法,其特征在于,所述TSV信息包括两个TSV间最小距离、互连线和TSV模型信息。
5.如权利要求2所述的方法,其特征在于,所述对每一层上的所述时钟端点采用归类算法圈出大密度区域,包括如下步骤:
以两TSV件最小距离约束为归类半径,利用所述归类算法对每层上的所述时钟端点进行归类,并圈出大密度区域,以及对所述大密度区域进行编号。
6.如权利要求1所述的方法,其特征在于,所述对每层上的圈出的所述大密度区域逐次地按照自底向上的方式建立子树,包括如下步骤:
对每个所述大密度区域内的所有所述时钟端点,采用DME方式循环进行筒分解、建立最近邻居图以及合并最优配对操作以得到每个所述大密度区域的子树根节点。
7.如权利要求2所述的方法,其特征在于,所述利用筒分解建立最近邻居图的方法寻找每个节点的最近邻居点,根据距离最近原则进行两两配对以生成父亲节点,包括如下步骤:
将所述映射到2D平面上的所述时钟根节点,通过筒分解建立最近邻居图的方式寻找最优配对节点;
判断所述最优配对节点是否位于同一层上,如果是,则按照DME方式合并线段以产生所述最优配对节点的父亲节点;
如果所述最优配对节点不位于同一层上,则分别重新寻找与所述最优配对节点在同一层上的最近邻居点,并分别判断合并同一层上的两点的合并代价;
判断合并初始找到的位于不同层的两点合并代价与其中一点在同一层上的最近邻居点配对时的合并代价,根据判断结果产生父亲节点。
8.如权利要求7所述的方法,其特征在于,如果所述合并初始找到的位于不同层的两点合并代价大于所述其中一点在同一层上的最近邻居点配对时的合并代价,则判断初始找到的位于不同层上的两点在时序上最近,则进行合并线段产生父亲节点;
如果所述合并初始找到的位于不同层的两点合并代价小于或等于所述其中一点在同一层上的最近邻居点配对时的合并代价,则判断位于同一层上找到的配对点最优,则合并所述配对点并产生父亲节点。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于清华大学,未经清华大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210293231.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:彩票投注机
- 下一篇:TPMS系统传感器和接收器的匹配方法