[发明专利]一种电容倍增器

说明书

技术领域

本发明涉及集成电路技术领域，特别涉及一种电容倍增器。

背景技术

电容倍增器可以应用于锁相环（PLL，Phase Locked Loop）中的环路滤波器。传统的环路滤波器采用无源电容和电阻设计电路，在PLL性能的要求下，电容的取值将非常大。如果采用片上方法设计环路滤波器，工艺决定电容占用很大的面积，超过了整个PLL面积的50%。随着工艺特征尺寸不断缩小，晶体管的面积也不断缩小，但是对无源器件的面积影响非常小，从而制约了芯片成本的减小。

综上所述，目前的电容倍增器的面积较大，占用整个芯片面积的比例较多，这样将增加整个芯片的成本。同时，目前的电容倍增器采用无源器件时的电路结构复杂，因此，将影响整个电路的噪声性能。

发明内容

本发明要解决的技术问题是提供一种电容倍增器，结构简单，面积较小，能够降低整个芯片的成本，并且提高整个电路的噪声性能。

本发明实施例提供一种电容倍增器，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管和第一电容；

所述第一晶体管的集电极连接第一节点，发射极接地，基极连接第一偏置电压；

所述第二晶体管的集电极连接第二节点，发射极接地，基极连接所述第一偏置电压；

所述第三晶体管的集电极连接电源，发射极连接所述第一节点，基极连接第二偏置电压；

所述第四晶体管的集电极连接电源，发射极连接所述第二节点，基极连接所述第二偏置电压；

所述第一电容的一端连接所述第一节点，所述第一电容的另一端连接所述第二节点；

所述第二节点作为该电容倍增器的输出端。

优选地，所述第一晶体管和第二晶体管由所述第一偏置电压控制处于饱和工作区。

优选地，所述第三晶体管和第四晶体管由所述第二偏置电压控制处于正向工作区。

优选地，所述第二晶体管的发射区面积是第一晶体管的发射区面积的N倍；

所述第四晶体管的发射区面积是第三晶体管的发射区面积的N倍；所述N为整数。

与现有技术相比，本发明具有以下优点：

本发明实施例提供的电容倍增器采用有源器件，有源器件本身的面积就较无源器件小，并且本电容倍增器仅包括四个晶体管和一个电容，结构简单，因此，本发明提供的电容倍增器的面积较小，能够降低整个芯片的成本，并且由于器件较少，总体产生的噪声也小，有助于提高整个电路的噪声性能。

附图说明

图1是本发明实施例提供的电容倍增器的实施例一电路图；

图2是本发明实施例提供的电容倍增器的实施例二电路图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

参见图1，该图为本发明实施例提供的电容倍增器实施例一的电路图。

本实施例提供的电容倍增器，包括：第一晶体管Q1、第二晶体管Q2、第三晶体管Q3、第四晶体管Q4和第一电容C0；

所述第一晶体管Q1的集电极连接第一节点A，发射极接地，基极连接第一偏置电压VB1；

所述第二晶体管Q2的集电极连接第二节点B，发射极接地，基极连接所述第一偏置电压VB1；

所述第三晶体管Q3的集电极连接电源，该电源图中未示出；发射极连接所述第一节点A，基极连接第二偏置电压VB2；

所述第四晶体管Q4的集电极连接电源，发射极连接所述第二节点B，基极连接所述第二偏置电压VB2；

所述第一电容C0的一端连接所述第一节点A，所述第一电容C0的另一端连接所述第二节点B；

所述第二节点B作为该电容倍增器的输出端OUT。

本发明实施例提供的电容倍增器采用有源器件，有源器件本身的面积就较无源器件小，并且本电容倍增器仅包括四个晶体管和一个电容，结构简单，因此，本申请提供的电容倍增器的面积较小，能够降低整个芯片的成本，并且由于器件较少，总体产生的噪声也小，有助于提高整个电路的噪声性能。

下面介绍本发明实施例提供的电容倍增器的具体工作原理。

所述第一晶体管Q1和第二晶体管Q2由所述第一偏置电压VB1控制处于饱和区，即发射结和集电结均为正向偏置，从而使其等效为电压源，为电容倍增器提供电源。

所述第三晶体管Q3和第四晶体管Q4由所述第二偏置电压VB2控制处于正向工作区，即发射结为正向偏置，集电结为反向偏置。这两个晶体管起到放大电容倍增器电流的作用。