[发明专利]改善可靠性的铜互连层制备方法及半导体器件

权利要求书

1.一种改善可靠性的铜互连层制备方法，其特征在于，所述改善可靠性的铜互连层制备方法包括：

执行步骤S1：提供衬底，所述衬底用于承载所述功能膜系：

执行步骤S2：在所述衬底上依次沉积刻蚀阻隔层、超低介电常数薄膜、超低介电常数薄膜保护层，以及金属硬掩膜层：

执行步骤S3：在所述具有功能膜系的衬底顶层旋涂光刻胶，并光刻形成第一刻蚀窗口：

执行步骤S4：在所述第一刻蚀窗口内刻蚀所述金属硬掩膜层，所述刻蚀停止在所述超低介电常数薄膜保护层上，灰化去除所述光刻胶并形成所述第二刻蚀窗口，所述第二刻蚀窗口用于在后续步骤中作为刻蚀沟槽的窗口：

执行步骤S5：刻蚀所述第二刻蚀窗口内的超低介电常数薄膜保护层、超低介电常数薄膜以及刻蚀阻隔层，以形成连通衬底的沟槽：

执行步骤S6：在所述沟槽内壁沉积所述密封层：

执行步骤S7：去除所述沟槽内壁之底侧的密封层，并依次溅射沉积铜阻挡层以及铜籽晶层，并采用电镀工艺形成铜填充淀积层：

执行步骤S8：通过化学机械研磨去除所述金属硬掩膜、超低介电常数薄膜保护层、以及部分超低介电常数薄膜，所述化学机械研磨停留在所述超低介电常数薄膜上，以形成铜互连层。

2.如权利要求1所述的改善可靠性的铜互连层制备方法，其特征在于，所述膜系从下向上依次包括刻蚀阻隔层、超低介电常数薄膜、超低介电常数薄膜保护层，以及金属硬掩膜层。

3.一种具有如权利要求1所述改善可靠性的铜互连层制备方法所制备的半导体器件，其特征在于，所述半导体器件，包括所述超低电介质常数薄膜，铜互连层，以及设置在所述超低介电常数薄膜和所述铜互连层之间的密封层。

4.如权利要求1～3任一权利要求所述改善可靠性的铜互连层制备方法，其特征在于，所述膜系的各膜层的沉积方式包括但不限于CVD或PVD或ALD的沉积方式。

5.如权利要求1～3任一权利要求所述改善可靠性的铜互连层制备方法，其特征在于，所述超低介电常数薄膜的介电常数为2.2～2.8。

6.如权利要求1～3任一权利要求所述改善可靠性的铜互连层制备方法，其特征在于，所述超低介电常数薄膜为SiCOH。

7.如权利要求1～3任一权利要求所述改善可靠性的铜互连层制备方法，其特征在于，所述超低介电常数薄膜保护层为SiO₂。

8.如权利要求1～3任一权利要求所述改善可靠性的铜互连层制备方法，其特征在于，所述金属硬掩膜为Ta、Ti、W、TiN、TaN、WN的其中之一。

9.如权利要求1～3任一权利要求所述改善可靠性的铜互连层制备方法，其特征在于，所述密封层为碳化硅、氮化硅、碳氧硅、碳氮氧硅、碳氮硅中的至少其中之一。

10.如权利要求1～3任一权利要求所述改善可靠性的铜互连层制备方法，其特征在于，所述密封层的厚度优选的为5～50埃。