[发明专利]半导体器件制造方法

说明书

技术领域

本发明涉及半导体器件制造方法领域，特别地，涉及一种利用牺牲层和阻挡层改善侧墙转移技术的晶体管制造方法。

背景技术

半导体集成电路技术在进入到90nm特征尺寸的技术节点后，维持或提高晶体管性能越来越具有挑战性。为了延续摩尔定律，要求器件的特征尺寸不断的减小，但是常规193nm光刻已经基本达到极限，EUV、电子束等其他技术距离商业应用还有较长的时间。

侧墙转移技术(Spacer patterning technology)作为一种成本低易应用的光刻技术，被认为在下一代特征尺寸将能够得到采用。具体参见附图1和附图2，首先在衬底10上形成一材料条20，例如栅极线条，材料条20的宽度例如是光刻的特征尺寸；接着，全面沉积侧墙材料层，并进行回刻蚀，这样，在材料条20两侧就形成了侧墙30，其中，侧墙30的外侧面是具有弧形线条，而通过刻蚀控制可使得侧墙30的底部宽度小于特征尺寸。然后，去除材料条20，在衬底上留下了侧墙30，以侧墙30为掩模进行刻蚀，即可获得宽度小于特征尺寸的线条。

但是，侧墙转移技术也存在比较明显的缺点：侧墙形貌左右两侧不对称，导致后续刻蚀所形成的形状左右不相同。侧墙具有弧形的一侧面，而侧墙底部形状较为类似矩形，如果只采用这一部分作为掩膜进侧墙转移技术，则有望获得较好的刻蚀形状。因此，需要提供一种新的晶体管制造方法，以解决上述问题，从而更好地确保侧墙转移技术的效果。

发明内容

本发明提供一种利用类似于后栅工艺的技术改善侧墙转移技术的晶体管制造方法，其避免了现有侧墙转移技术中的缺陷。

根据本发明的一个方面，本发明提供一种半导体器件制造方法，用于改善侧墙转移技术中的侧墙掩模，其特征在于，包括如下步骤：

提供半导体衬底，在该半导体衬底上依次形成阻挡层和牺牲层，并进行图案化；

全面性沉积侧墙材料层；

各向异性地回刻蚀所述侧墙材料层，仅保留位于所述阻挡层和所述牺牲层的侧面上的所述侧墙材料层，从而形成侧墙；

全面性沉积中间介质层，所述中间介质层完全覆盖所述阻挡层、所述牺牲层和所述侧墙；

进行CMP工艺，以所述阻挡层的上表面为CMP工艺的终止点，去除所述阻挡层的上表面之上的所述中间介质层、所述牺牲层和所述侧墙，剩余的所述侧墙形成侧墙掩模；

去除所述阻挡层和剩余的所述中间介质层，在所述半导体衬底上仅留存所述侧墙掩模。

在本发明中，所述阻挡层的材料为SiO₂。

在本发明中，所述牺牲层的材料为多晶硅或非晶硅或光刻胶。

在本发明中，所述侧墙的材料为Si₃N₄。

在本发明中，所述CMP工艺包括两个阶段：第一阶段，对所述中间介质层进行CMP处理，至所述牺牲层的上表面为止；第二阶段，对所述牺牲层和所述侧墙的上部分进行CMP处理，至所述阻挡层的上表面为止。

在本发明中，所述侧墙掩模用于形成线条尺寸小于特征尺寸的图形。

本发明的优点在于：本发明在形成侧墙掩模的工艺中，形成了阻挡层和牺牲层，通过采用CMP工艺，将侧墙上部左右两侧差异较大的部分磨掉，留下侧墙底部近似矩形的部分，并以其为掩膜进行随后的侧墙掩模技术，由于本发明中的侧墙掩模具有接近矩形的形貌，相比现有技术中侧面为较大弧形的侧墙，本发明能够获得更加一致的掩模效果，降低了由于侧墙形状不规整而造成的后续掩模刻蚀工艺的不可控性，使得通过该掩模获得的亚F尺寸的线条更加符合设计要求，从而保证了晶体管的性能。

附图说明

图1-2现有技术中的侧墙转移技术；

图3-7本发明制造方法的流程示意图。

具体实施方式

以下，通过附图中示出的具体实施例来描述本发明。但是应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。

本发明提供一种半导体器件制造方法，特别地涉及到利用牺牲层和阻挡层来改善侧墙转移技术，其避免了现有的墙转移技术中存在的缺陷，下面，参见附图3-7，将详细描述本发明提供的半导体器件制造方法。