[发明专利]双凹沟槽式肖特基势垒元件

说明书

技术领域

本发明是有关于一种肖特基势垒元件，且特别是有关于一种双凹沟槽式肖特基势垒元件，可良好夹止反向漏电流与提高元件可靠度。

背景技术

肖特基势垒二极管(Schottky barrier diode)为一以电子作为带电载子的单极性元件，其特性为：施加低的顺向偏压即可获得大的顺向电流及快速的反向回复，但若持续增加反向偏压，则将产生大的漏电流。且反向偏压越高产生的漏电流越大，此现象与接触金属及半导体所形成的肖特基势垒(Schottky barrier)随反向偏压增加而降低有关。若欲降低反向的漏电流而使用功函数(work function)高的接触金属以形成较大的肖特基势垒，则会使顺向压降(forward voltage drop)提高，而增加操作时的功率损耗。基于上述的理由，而有沟槽式肖特基势垒二极管的提出。沟槽式肖特基势垒二极管主要有两种，一种是沟槽式双金属肖特基势垒二极管(Trench Schottky controlled barrier Schottky，TSBS)，另一种是沟槽式金属氧化物半导体肖特基势垒二极管(Trench MOS controlled barrier Schottky，TMBS)。其共同特点为在平台区(mesa)使用低功函数(work function)的接触金属形成低肖特基势垒(Schottky barrier)以得到低的顺向压降，而在沟槽处使用不同的方式来抑制漏电流。

图1为沟槽式双金属肖特基势垒二极管(TSBS)的简示图。其结构为在基板10形成沟槽101，其中平台区103使用低功函数的接触金属12以形成低肖特基势垒，在沟槽101中则使用高功函数的接触金属14形成高肖特基势垒，高势垒的肖特基接触在反向偏压时可产生较大的空乏区，夹止平台区103，降低位于低肖特基势垒电极处的电场强度，从而降低漏电流。

图2为沟槽式金属氧化物半导体肖特基势垒二极管(TMBS)的简示图。其结构是在基板20的沟槽201处形成氧化层22与金属层24，平台203使用低功函数的接触金属26以形成低肖特基势垒。TMBS在沟槽201中的金属层24、氧化层22和半导体基材20系形成金属-氧化物-半导体(MOS金属氧化物半导体)结构，使沟槽201外的半导体于反向偏压时产生空乏区，夹止平台区203以降低漏电流。在TMBS中，为使金属氧化物半导体结构在反向偏压时能有效产生空乏区而夹止漏电流，必须使用厚度较薄的氧化层22。然而，薄氧化层其可耐受的电压较小，因此，在设计额定电压(voltage rating)较大的元件时，必须适当增加氧化层厚度。当TMBS元件使用的半导体材料为硅时，因为氧化层22的耐压崩溃强度(breakdown strength)远大于硅(硅的崩溃强度约为0.3MV/cm，氧化硅约为8~10MV/cm)，因此问题较不严重。然而若想以宽能硅半导体材料如碳化硅(SiC)制作TMBS元件时，则因SiC的崩溃强度与氧化硅相当(SiC的崩溃强度约为3MV/cm)，且其结构中氧化硅所承受的电场又大于碳化硅，而影响SiCTMBS元件的可靠度。若为增加SiC TMBS元件的可靠度而大幅增加氧化层厚度，则其在反向偏压下产生空乏区的效率下降，可能无法有效地夹止平台区而产生可观的漏电流。

至于图1所示TSBS，虽然没有氧化层崩溃的顾虑，但是沟槽中所使用的高势垒肖特基接触，因沟槽底部产生的电场聚集效应(electric field crowding)以及因映像力(image force)所造成的势垒降低(barrier lowering)现象，使得TSBS在大的反向偏压下对抑制漏电流的效果不如TMBS。因此目前使用于额定电压600V以上的碳化硅肖特基二极管所使用的结构都以所谓的接面势垒肖特基元件(Junction Barrier Schottky，JBS)为主。JBS是在n型的碳化硅磊晶表面上以磷(phosphorus)为掺质，掺杂形成间隔的P+区域，通过PN Junction在反向偏压时所产生的空乏区来夹止漏电流。然而碳化硅在掺杂高浓度的P+时，通常需要高温离子植入(400~700℃)且使用高植入能量与剂量，因此无法以光阻为屏蔽，而必须使用其它的硬屏蔽；植入后还需要进行超高温回火(1600~1800℃)而提高制造成本。

发明内容

本发明有关于一种双凹沟槽式肖特基势垒元件，可良好夹止反向漏电流与提高元件可靠度。