[发明专利]一种横向SOI功率器件

说明书

 

技术领域

本发明涉及SOI半导体功率器件和SOI智能功率集成电路技术领域。

背景技术

SOI电路的有源层与衬底之间、高压/低压单元之间通过绝缘层完全隔开，而硅基电路的有源层与衬底直接电气连接，高低压单元之间、有源层和衬底层之间的隔离通过反偏PN结完成。与体硅技术相比，SOI技术具有高速、低功耗、高集成度以及便于隔离等优点，并减弱了闭锁效应和具备很强的抗辐照能力，使SOI集成电路的可靠性和抗软失效能力大大提高。

智能功率集成电路（SPIC）由于采用单芯片集成，SPIC减小系统中的原件数、互连数和焊点数，不仅提高了系统的可靠性、稳定性，而且减少了系统的功耗、体积、重量和成本。相比于体硅技术，SOI技术具有的优点将使其在智能功率集成电路的到广泛的运用。

为了能获得SOI器件的优异特性，SOI要具有较薄顶层硅，但这样SOI CMOS器件的体区难以用体硅器件的方法将体区引出，这将导致SOI CMOS器件体区浮空。体区浮空给器件带来不良影响，比如浮体效应（包含Kink效应、寄生三极管效应、记忆效应、单管闩锁），自加热效应等等。这些缺点给SOI技术的推广带来阻碍。在智能功率集成电路中功率器件与常规器件集成在一起，所以功率器件的顶层硅厚度与SOI CMOS器件的顶层硅厚度一样，功率器件将会遇到与SOI CMOS器件一样的问题，且浮体效应引起的耐压降低在功率器件领域成为首要问题。

为了解决体区浮空带来的SOI器件的性能变差的问题，传统的SOI体区引出方法是利用T型栅将SOI MOS器件的体区从沟道宽度方向引出，如图1所示。该器件结构由于栅对有源区覆盖面积增加，使得栅电容增加。为此B.W. Min, L. Kang 等人在文献【Reduction of Hysteretic Propagation Delay with Less Performance Degradation by Novel Body Contact in PD SOI Application】——(【一种全耗尽SOI运用中采用的在保证器件性能的前提下减小迟滞传播延迟的新颖的体接触】，在2002年10月7号到10号在美国威廉斯堡举行的电气与电子工程师协会国际SOI会议上发表，页码：169-170）中提出一种T型栅结构，该结构通过在栅极下面、体接触路径的上面生长一层厚栅氧减小栅电容。T型栅结构适用于沟道宽度小的器件，这是因为随着沟道宽度的增加，远离体接触区的体区到体接触区越远，寄生电阻越大，会产生局部的浮体效应，导致体接触失效。为了满足功率器件的大电流能力，功率器件有很大的沟道宽度，所以T型栅结构不适用于功率器件。为此业界提出了H型栅结构，H型栅结构可以适度缓解沟道宽度增大引起局部的浮体效应，但对于功率器件这样的长沟道器件H型栅结构仍无法有效抑制局部的浮体效应。

在沟道宽度大的SOI MOS器件可以采用源体互连(BTS)结构来实现，如图2所示，体区引出是用金属互连同时接触P⁺体接触区和N⁺源区来完成的。合理的设计P⁺体接触区的间距可以有效的抑制局部的浮体效应。这种结构可用于功率器件的体接触，Steven L.在他的美国专利US005767547A，（发明名称：HIGH VOLTAGE THIN FILM TRANSISTOR HAVING A LINEAR DOPING PROFILE）——(具有线性掺杂的高压薄膜晶体管)采用了这种体接触结构，有效抑制了浮体效应。不过BTS结构也有缺点：为了有效的抑制局部浮体效应，要适当的提高P⁺体接触区的密度，但随着P⁺体接触区的密度的提高P⁺体接触区占用N⁺源区的面积也越大，导致沟道的有效宽度减小、源端的接触电阻增加，引起相同沟道宽度的功率器件的电流能力的下降。

发明内容

为解决上述现有技术中所存在的技术问题，本发明提出了一种横向SOI功率器件，采用本发明，一方面，解决了常规体区浮空的横向SOI LDMOS的浮体效应引起的关态耐压、栅控制能力、开态时的击穿电压下降的问题，改善了SOI器件的特性；另一方面，解决了T型栅结构在器件沟道宽度大的时候出现的局部附体效应的问题；再一方面，解决了BTS结构P⁺体接触区占用N⁺源区的的面积引起的沟道有效宽度减小和源极接触电阻增加的问题，以及BTS结构在P⁺体接触区间距过宽时出现局部附体效应的问题。